# CHIP RED PILL: КАК НАМ УДАЛОСЬ ВЫПОЛНИТЬ ПРОИЗВОЛЬНЫЙ [МИКРО]КОД ВНУТРИ ПРОЦЕССОРОВ INTEL ATOM



#### Исследовательская группа



Mark Ermolov



**Dmitry Sklyarov** 



Maxim Goryachy

- Positive Technologies
- Lead Expert

mermolov@ptsecurity.com

- Head of Reverse Engineering
- Positive Technologies *dsklyarov@ptsecurity.com*
- Firmware/Hardware bug hunter
- ex-Positive Technologies
- Независимый исследователь
   h0t\_max@hotmail.com


#### Содержание

- Что такое микрокод
- Доступ к внутренним шинам процессоров Intel
- Реверс-инжиниринг микрокода процессора Intel
- Расшифровка microcode update


#### Содержание

- Что такое микрокод
- Доступ к внутренним шинам процессоров Intel
- Реверс-инжиниринг микрокода процессора Intel
- Расшифровка microcode update

#### Технологии процессоров Intel




#### Наши предыдущие исследования платформ Intel




#### Что такое микрокод?

- Инициализационный код ЦПУ;
- Реализует некоторые технологии безопасности (???: SGX, VT-x, MPX, TXT);
- Управляет энергопотреблением;
- Имеет возможность установки обновлений;
- Архитектурно зависим.


Внутренняя структура ЦПУ Intel



Внутренняя структура ЦПУ Intel




# Устройство декодера uCode



#### Содержание

- Что такое микрокод
- Доступ к внутренним шинам процессоров Intel
- Реверс-инжиниринг микрокода процессора Intel
- Расшифровка microcode update

# Подход к изучению: Аппаратный



"Reverse Engineering x86 Processor Microcode"
Philipp Koppe, Benjamin Kollenda, Marc Fyrbiak, Christian
Kison, Robert Gawlik, Christof Paar, and Thorsten Holz

# Подход к изучению: Программный



Специализированные материнские платы



USB, пользовательское оборудование

#### Intel PCH JTAG Unlock

- Мы смогли активировать инженерную отладку для микросхемы РСН;
- Полный доступ к Intel Management Engine;
- Intel ME не имеет микрокода до поколения Ice Lake (2020+);







#### Пароль для JTAG Unlock

```
[CE4200]
datfile=jcs\ia7muxia7.jcs
xdp3jtagtclk=10000000
mcrgjtagtclk=4000000
cpu#0=1,11,tci-jtag-gen-ia.dll,CE4200,HT0,Master
cpu#1=2,11,tci-jtag-gen-ia.dll,CE4200,HT1,Slave
...
STUB=jtag.ini
passwd01=13,64,31
passwd02=64,101,77,107,67,111,76,110,85;65 4D 6B 43 6F 4C 6E 55
passwd03=13,2,0
passwd04=16,2,2; make this 7,3 to enable the 8051 on secondary chain
```

#### Связь между Intel ME and CPU






SoC CPUs
Atom, Celeron, Pentium

Если SoC имеет только одно DFx устройство, значит ли это, что разблокировка МЕ дает разблокировку ЦПУ?

#### Извлечение Intel Atom Microcode



## Agenda


- Microcode Overview
- Access to CPU's internals
- Intel microcode reversing
- Decrypting microcode update

#### **LDATs**

ARRAY0	0000: 00626803f200 000801030008 004800013000 000000000000000000000000000000	RO
ARRAY1	0000: 0000018e5e40 0000018e5e40 0000018e5e40 0000018e5e40 0004: 00000b000240 00000b000240 00000b000240 7ffc: 0000018000c0 0000018000c0 0000018000c0 0000018000c0	RO
ARRAY2	0000: 0000070000ce 000018201a50 000018201a50 0000384c0600 007c: 00000000000 0000000000 0000000000 00000	RW
ARRAY3	0000: 00000000000 00003e5f3a3b 00003e996ef7 00003e966217 001c: 00000000000 00000000000 0000000000	RW
ARRAY4	0000: c0053d03ffc8 815d857002c0 815d857002c0 415100000fb0 01fc: 000000000000000000000000000000000000	RW

https://github.com/chip-red-pill/crbus\_scripts

# Связь между LDAT и uCode



#### Формат uOps

	4746	45	44	4332	3124	23	2218	1712	116	50
Field Name	PARITY	M1	M2	OPCODE	IMM0	M0	IMM1	DST	SRC1	SRC0
Size	2	1	1	12	8	1	5	6	6	6

**OPCODE** - 12-bit numeric microoperation code of operation

SRC0/SRC1/DST - three 6-bits fields which select operands for the operation

M0/M1/M2 - bits representing modes of the operation

IMM0/IMM1 – represent bits #0-7 and #8-12 of immediate values embedded directly into uops.

#### Формат Sequence Word

	2928	2725	2423	228	76	52	10
Field Name	PARITY	SYNC	UP2	UADDR	UP1	EFLOW	UP0
Size	2	3	2	15	2	4	2

**UP0/UP1/UP2** – 2-bit pointers to microoperation inside triad.


**EFLOW** – 4-bit field that controls execution flow for the microoperations triad.

**UADDR** – 15-bit field that specifies the address in microcode ROM/RAM

**SYNC** – 3-bit field that controls two synchronization aspects those apply for microoperations execution

#### Выполнение произвольного uCode

- Обнаружили точку входа CPUID[0x8000002.. 0x8000004]
- Разработали полезную нагрузку
- Провели разблокировку RED unlock
- Загрузили полезную нагрузку в LDAT array[2..4]



#### Intel Atom uCode дизассемблер

```
tmp15:= MOVEFROMCREG DSZ64(CORE CR CUR UIP)
U0000: 00626803f200
                          tmp0:= ZEROEXT_DSZ32(0x00000001)
U0001: 000801030008
                          SEQW GOTO U0e5e
          018e5e40
                          tmp7:= ZEROEXT_DSZ64(0x00000000)
U0002: 004800013000
                          mm7:= unk 5b9(0x00000000)
U0004: 05b900013000
                          TESTUSTATE(UCODE, UST MSLOOPCTR NONZERO)
U0005: 000a01000200
                          ? SEQW GOTO U0002
          0b000240
U0006: 014800000000
                          SYNCWAIT-> URET(0x00)
```

https://github.com/chip-red-pill

## Agenda

- Microcode Overview
- Access to CPU's internals
- Intel microcode reversing
- Decrypting microcode update

#### Что нам было известно о Microcode Update

- Микрокод ЦПУ обновляется из UEFI/OS;
- Зашифрован на неизвестном алгоритме;
- Имеет подпись, основанную на алгоритме RSA-2048.


# Формат Microcode Update

Table 9-8. Microcode Update Format						
31 24	16	8	0	Bytes		
Header Version				0		
Update Revision				4		
Month: 8	Day: 8	Year: 16		8		
Processor Signature (CP	UID)			12		
Res: 4	Extended Mode: 4  Extended Extended Family: 8	Family: 4  Type: 2  Reserved: 2	Stepping: 4  Model: 4			
Checksum	•		•	16		
Loader Revision				20		
Processor Flags				24		
Reserved (24 bits) P P P P P P P P P P P P P P P P P P P						
Data Size				28		
Total Size						
Reserved (12 Bytes)				36		
Update Data (Data Size bytes, or 2000 Bytes if Data Size = 00000000H)						
Extended Signature Count 'n'						
Extended Processor Signature Table Checksum						
Reserved (12 Bytes)						
Processor Signature[n]						
Processor Flags[n]						
Checksum[n]						

#### Расшифровка Atom uCode Update: Алгоритм

```
5ed5:
                                                    # i := (i + 1) \mod 256
    tmp0:= ADD DSZ8(0x1, tmp0)
    tmp2:= LDPPHYS DSZ8 ASZ64 SC1(tmp7 + tmp0)
                                                    # S[i]
    tmp1:= ADD DSZ8(tmp2, tmp1)
                                                    \# j := (j + S[i]) \mod 256
                                                    # swap values of S[i] and S[j]
    tmp3:= LDPPHYS DSZ8 ASZ64 SC1(tmp7 + tmp1)
   STAPPHYS_DSZ8_ASZ64_SC1(tmp7 + tmp0, tmp3)
   STAPPHYS DSZ8 ASZ64 SC1(tmp7 + tmp1, tmp2)
    tmp2:= ADD DSZ8(tmp3, tmp2)
                                                    \# (S[i] + S[j]) \mod 256
    tmp2:= LDPPHYS DSZ8 ASZ64 SC1(tmp7 + tmp2)
                                                    \# K := S[(S[i] + S[j]) \mod 256]
    tmp3:= LDPPHYS DSZ8 ASZ64 SC1(tmp5)
                                                     # *pb
    tmp3:= XOR_DSZ8(tmp2, tmp3)
    STAPPHYS DSZ8 ASZ64 SC1(tmp5, tmp3)
                                                    # *pb ^= K
                                                    # pb++
    tmp5:= ADD DSZ64(0x1, tmp5)
    tmp6:= SUB DSZ32(0x1, tmp6)
                                                    # cb--
   UJMPCC DIRECT CONDZ(tmp6, tmp8)
                                                    # if 0 == cb: GOTO tmp8
   SEQWORD GOTO 0x5ed5
```

#### Результат расшифровки Atom uCode Update



#### Следующая цель: Intel Gemini Lake



#### Недокументированные инструкции


- Мы обнаружили две недокументированные инструкции, которые позволяют читать и писать во внутренние шины ЦПУ;
- Мы назвали их udbgrd и udbgwr;
- Инструкции могут быть активированы через недокументированный регистр MSR 0x1e6 (после процедуры разблокировки Red Unlock);
- Эти инструкции позволяют напрямую изменять микрокод и обходить проверку целостности.

#### ELF внутри микрокода

```
void __fastcall __noreturn main_func(__int64 a1)
{
  unsigned __int32 v1; // eax MAPDST
  unsigned __int64 v3; // rbp
  unsigned __int64 v4; // r12

v1 = __indword(0xCF8u);
                                                                                                        rch\Intel\Microcode\Gemini\uCode.elf
                                                                                                         1 01 00-00 00 00 00-00 00 00 00 △ELF9⊕⊕
                                                                                                        00 00 00-22 07 40 00-00 00 00 00
                                                                                                        30 00 00-40 19 00 00-00 00 00 00 @
                                                                                                                                            @ 8 9 @ + •
                                                                                                        00 38 00-02 00 40 00-05 00 04 00
                                                                                                        99 99 99-99 99 99 99-99 99 99 99 <sup>9</sup>
      v3 = readmsr(0x8Bu);
                                                                                                        00 00 00-00 00 40 00-00 00 00 00
                                                                        // IA32 BIOS SIGN ID
                                                                                                        00 00 00-10 19 00 00-00 00 00 00 ▶↓
      V4 = \underline{\text{readmsr}(0x1A0u)};
                                                                                                        00 00 00-51 E5 74 64-06 00 00 00
                                                                                                                                                Qσtd♠
      if ( (v4 & 0x400000) != 0 )
                                                                                                        00 00 00-00 00 00 00-00 00 00
                                                                                                        99 99 99-99 99 99-99 99 99
           writemsr(0x1A0u, v4 & 0xffffffffffffffffll);// IA32 MISC ENABLE
                                                                                                        00 00 00-10 00 00 00-00 00 00 00
      sub 4015EC(a1);
                                                                                                        3D 05 A5-16 00 00 48-8D 15 AE 16 Hâ∞(Hì♣Ñ■ Hì&«■
                                                                                                                                          Hì⊅₁= ≤⇔o/≤⇔o
                                                                                                        37 16 00-00 F3 0F 6F-2F F3 0F 6F
      if ( (v4 & 0x400000) != 0 )
                                                                                                         F 12 33-D2 F3 0F 6F-19 33 FF F3
                                                                                                                                        3 <sup>L</sup>≤¤ο$3π≤¤ο↓3 ≤
         writemsr(0x1A0u, v4);
                                                                                                        56 0F 6F-CD 66 0F 73-F9 04 83 C0   ¤∆.3rf¤o=f¤s·♦â<sup>l</sup>
        writemsr(0x8Bu, v3);
                                                                                                        _outdword(0xCF8u, v1);
                                                                                                        66 0F EF-C8 66 0F EF-E9 66 0F 72  f¤8 Ωf¤n∐f¤nOf¤r
       __vmx_off();
                                                                                                        5C 16 10-89 C2 83 F8-08 72 B6 48 ≥©≤¢△l➡ë⊤â°<mark>□</mark>r∥H
                                                                                                        05 66 0F-6F D5 83 C1-01 66 0F 73  ë°f¤o+f¤o Fâ<sup>⊥</sup>⊕f¤s
                                                                                                        90 D4 66-0F 6F C8 66-0F EF E8 48 °♦f¤8 ≒f¤o╚f¤∩OH
                                                                                         C1 E0 04 66-0F 73 F9 04-66 0F EF E9-66 0F 73 F9
                                                                                        04 66 0F 38-DD D3 66 0F-EF E9 66 0F-EF EA 66 0F
                                                                     .000000000`00400170: 72 F3 01 F3-0F 7F AC 06-90 00 00 00-89 C8 83 F9  r≤⊎≤¤d¼♠É   ë∐â∙
```

## Chip Red Pill



https://github.com/chip-red-pill/

#### Intel Feedback – Bug Bounty Program

#### Bug Bounty Bonus: Pentium®, Celeron®, and Intel Atom® Processors

Intel is announcing a new bonus incentive to our bug bounty program, focusing on firmware and hardware within Intel® Pentium®, Intel® Celeron®, and Intel Atom® processors (see below for full platform listing). This bonus incentive will be open to the public for a period of one year, May 11, 2021 - May 10, 2022 and will pay up to \$150,000.00 for novel vulnerabilities (1.5x the normal maximum). Additionally, at the end of the one-year period, the top 10 submissions will be identified and recognized, and the top two researchers will be invited to speak (Virtually) at iSecCon (Intel's internal security conference).

Bonus incentive open to the public –submissions must be received by 11:59pm PST on May 10, 2022 to be eligible for the bonus incentive. Submissions received after that date are not eligible for the bonus incentive but may be eligible under Intel's standard bug bounty program.

Bonus incentive award payout will be multiplier ranging from 1.2-1.5 the standing Bug Bounty payment. (See quick look chart below)


Vulnerability Severity	Intel Bug Bounty Bonus Firmware	Intel Bug Bounty Bonus Hardware
Critical	Up to \$45,000	Up to \$150,000
High	Up to \$21,000	Up to \$42,000
Medium	Up to \$3,900	Up to \$6,500
Low	Up to \$1,200	Up to \$2,400

#### Intel Feedback – XuCode

#### What is XuCode?

To understand what XuCode is, first we need to understand a little about microcode (sometimes written  $\mu$ code). In a Complex Instruction Set (CISC) machine like x86, the stream of instructions read from memory are decoded into small operations known as micro-ops ( $\mu$ ops). For some x86 instructions there is a simple 1:1 mapping to a  $\mu$ op, and in some cases the instruction maps to a sequence of  $\mu$ op instructions. The collection of  $\mu$ op sequences is what is often referred to as microcode. The amount of resources that can be dedicated to these microcode sequences in any given product is finite due to space and performance/design requirements.

XuCode is implemented as a variant of 64-bit mode code, running from protected system memory, using a special execution mode of the CPU. It is authenticated and loaded as part of a microcode update and is installed into a Processor Reserved Memory (PRM) range, typically allocated by system firmware. The memory range itself is protected from software and direct memory accesses by the Processor Reserved Memory Range Registers (PRMRRs). XuCode has its own set of instructions based mostly on the 64-bit Instruction Set, removing some unnecessary instructions, and adding a limited number of additional XuCode-only instructions and model specific registers (MSRs) to assist with the implementation of Intel SGX.



#### Выводы

- Получили максимально возможный уровень доступа к отладочным механизмам процессоров семейства Apollo Gemini Lake;
- Восстановили большую часть микрокода;
- Обнаружили недокументированные команды, позволяющем получит доступ к внутренним шинам ЦПУ;
- Активация недокументированных команд возможна без физического доступа через изменение прошивки BIOS;
- Разработали дизассемблер микрокода и опиасли механизм разблокировки Chip Red Pill (<a href="https://github.com/chip-red-pill">https://github.com/chip-red-pill</a>)

#### СПАСИБО ЗА ВНИМАНИЕ!

