





实验 高速缓冲存储器


- 理解高速缓存的结构和原理
- 掌握直接映像方式的地址变换过程
- 熟悉访问和转换过程














打开树状结构，
根据需要进行选
源文件进行阅
读，将实验报
告册程序清单
补充完整。

2
工程下载

```
41 //实例化TAG存储器
42 wire [2:0] TAG;
43 wire WR_TAG = WR3;
44 ram_tag TAG_inst(.q(TAG), .data(field_TAG), .address(field_BLOCK), .wren(1'b1), .clock(WR_TAG));
45
46 //VALID存储器
47 wire VALID;
48 wire [7:0] V_LED;
49 wire WR_VALID = WR3;
50 ram_valid VALID_inst(.VALID(VALID), .ADDR(field_BLOCK), .RESET(RESET), .WR(WR_VALID), .V_LED(V_LED));
51
52 //实例化CACHE存储器
53 wire [3:0] CACHE_WORD0,CACHE_WORD1,CACHE_WORD2,CACHE_WORD3;
54 ram_cache DATA0 (.q(CACHE_WORD0), .data(MM_DATA), .address(field_BLOCK), .wren(1'b1), .clock(~WR0));
55 ram_cache DATA1 (.q(CACHE_WORD1), .data(MM_DATA), .address(field_BLOCK), .wren(1'b1), .clock(~WR1));
56 ram_cache DATA2 (.q(CACHE_WORD2), .data(MM_DATA), .address(field_BLOCK), .wren(1'b1), .clock(~WR2));
57 ram_cache DATA3 (.q(CACHE_WORD3), .data(MM_DATA), .address(field_BLOCK), .wren(1'b1), .clock(~WR3));
58
59 //实例化多路选择器模块
60 wire [3:0] CACHE_WORD;
61 MUX #(4) MUX_inst (.SEL(field_WORD), .A(CACHE_WORD0), .B(CACHE_WORD1), .C(CACHE_WORD2), .D(CACHE_WORD3), .M(CACHE_WORD));
62
63 //比较TAG存储器中读出的内容与当前地址寄存器AR中TAG字
64 wire HIT;
65 assign HIT = VALID ? (field_TAG == TAG) : 0 ;
66
```

程序清单 顶层模块

```
.....
43 ram_tag TAG_inst(.q(TAG), .data(field_TAG), .address(_____), .wren(1'b1),
   .clock(WR_TAG));
.....
49 ram_valid VALID_inst(.VALID(VALID), .ADDR(_____), .RESET(RESET),
   .WR(WR_VALID), .V_LED(V_LED));
.....
54 ram_cache DATA1 (.q(_____), .data(_____), .address(_____),
   .wren(1'b1), .clock(~WR1));
55 ram_cache DATA2 (.q(_____), .data(_____), .address(_____),
   .wren(1'b1), .clock(~WR2));
56 ram_cache DATA3 (.q(_____), .data(_____), .address(_____),
   .wren(1'b1), .clock(~WR3));
.....
64 assign HIT = VALID ? (_____ == _____) : 0 ;
.....
```


<<Search>>



Type Message


Info (293000): Quartus II Full Compilation was successful. 0 errors, 529 warnings


System Processing (260) Extra Info Info (151) Warning (102) Critical Warning (7) Error Suppressed (7)

Location:










现在，“高速缓冲存储器”实验电路已经下载到实验板的FPGA，接下来的任务是验证电路功能。



文件(F) 视图(V) 运行(R) 虚拟实验板(B) 系统(S) 帮助(H)

实际实验板 模型计算机实验

寄存器及总线信息窗口

请配置观察信号

1



双击桌面JuLab图标，打开实验调试软件

实验类型选择

请选择实验类型

☐ 模型计算机实验☒ 逻辑部件实验


确定

取消

2

选择逻辑部件实验

CPU数据通路 虚拟实验板

004
005
006

主存信息显示窗口


地址	+0	+1	+2	+3	+4	+5	+6	+7
0000								
0008								
0010								
0018								
0020								
0028								

主存汇编/调试窗口


主存信息显示窗口

就绪

CAP NUM SCRL



虚拟实验板中的绿色发光二极管、红色发光二极管、开关、数码管、按键与实际开发板上资源对应。




9个绿色发光管


18个红色发光管

开关


按键

数码管






主存地址空间256个字，AB地址线8根



1. 主存地址格式各部分的位数。



实验设计的存储器字长4位。

CACHE共32个字，直接映像，分为8个BLOCK（块），每块4个WORD（字）。主存地址空间256个字，按CACHE大小分区，即每区32字，共分为8个区。

2. 初始状态

使用 Quartus II 的 In-System Memory Content Editor 查看 TAG、CACHE 和 MM 的内容，并对后面用到的主存 50H~53H、64H~67H、84H~87H 单元输入一些已知的内容，记录在下表中。

地址	50H	51H	52H	53H	64H	65H	66H	67H	84H	85H	86H	87H
内容												

In-System Memory Content Editor的用法见讲稿后三页，更多详细用法见实践教程5.1.3

器”



2

硬件设置项选择USB-Blaster

In-System Memory Content Editor - E:/DE2-115/DE2_115_Lab - DE2_115_Lab

File Edit View Processing Tools Window Help Search altera.com

Instance Manager: Ready to acquire

Index	Instance ID	Status	Width	Depth
0	MM	Not running	4	256
1	TAG	Not running	3	8
2	DATA	Not running	4	8
3	DATA	Not running	4	8
4	DATA	Not running	4	8
5	DATA	Not running	4	8

JTAG Chain Configuration: JTAG ready

Hardware: USB-Blaster [USB-0] Setup...

Device: @1: EP3C120/EP4CE115 (0x020) Scan Chain

File: ...

Instance 0: MM

000000	0 0 0 0 1 1 1 1 2 2 2 2 3 3 3 3 4 4 4 4 5 5 5 5 6 6 6 6 7 7 7 7	0 0
00002c	0 0	0 0
000058	0 0	0 0
000084	A B C D 0	0 0
0000b0	0 0	0 0
0000dc	0 0	0 0

Instance 1: TAG

000000	? ? ? ? ? ? ? ?
--------	-----------------

Instance 2: DATA

000000	? ? ? ? ? ? ? ?
--------	-----------------

Instance 3: DATA

000000	? ? ? ? ? ? ? ?
--------	-----------------

Instance 4: DATA


000000	? ? ? ? ? ? ? ?
--------	-----------------

Instance 5: DATA

000000	? ? ? ? ? ? ? ?
--------	-----------------

5 主存预设了初始值，保存在init_mm.mif文件中，将观察到的数据，填写在表格2中。如果看不到，可按照下一页幻灯片的提示操作。

0% 00:00:00 Instance 0: MM Word: 0x00003e Bit: 0x000003








5 重新编译工程、下载

Finish完成修改

3. 不命中情况下 CACHE 内容的装入


因为是直接映像，映射关系已经固定，主存中的某一块只能存入 cache 的指定位置，所以不需要考虑替换算法，不命中时直接装入即可。装入时需要依次装入 4 个字，由 OFFSET 选择写入哪一个字，WR_CACHE 给出读 MM 和写 CACHE 的时钟。





4. 命中情况下 CACHE 的读出

访问 50H, 51H, 52H, 53H 地址, 这 4 个地址对应着同一个主存块中的 4 个单元, 在上一步操作中, 访问 52H 地址不命中后, 访问地址所指向的主存块已经整个装入了 CACHE 块, 所以访问该主存块中的任意单元, 应该都是命中的, 直接从 CACHE 读出。



5. 抖动现象

直接映像方式下, 每个主存块都只有固定的一个 cache 位置可以存放, 当主存地址的区内块号相同的时候, 由于对应同一个 cache 块, 即便其他 cache 块都是空闲, 也无法使用。

当某段时间内恰巧要访问主存不同区号但相同区内块号的两块数据时, 例如下面第一个表格中 1~8 行的地址 84H~87H, 与 9~16 行的地址 64H~67H, 分别属于主存的第____区和第____区, 区号不同, 但它们的区内块号相同, 都是____, 如果 CPU 交替访问这两块数据, 就会出现这两块主存数据交替调入调出 CACHE 的现象, 这种现象称为抖动。