


实验 微程序控制器

- 了解微程序控制器的组成；
- 理解微程序控制时序；
- 掌握微程序控制信号的产生原理；
- 熟悉微程序设计方法；
- 掌握微地址形成方法。



1 (E:) DE2-115

工程模板文件夹包含下列文件:


名称	修改日期	类型	大小
JTAG		实验板与调试软件虚拟实验板信息传递的扫描电路源文件	
DE2_115_Lab	2013/1/18 19:36	工程文件	2 KB
DE2_115_Lab.qsf	2014/11/24 14:42	工程配置文件	69 KB
DE2_115_Lab.qws	2014/11/24 14:42	工程默认设置文件	1 KB
DE2_115_Lab_assignment_defaults.qdf		工程顶层文件	49 KB
DE2_115_TOP	2013/7/23 9:44	Verilog HDL	10 KB
SEG7_LUT	2013/2/4 10:03	Verilog HDL	1 KB


2 (E:) lab7_verilog


实验七文件夹包含下列文件:

名称	修改日期	类型	大小
ControlMemory.qip	25 8:44	控制存储器IP核文件	1 KB
ControlMemory	25 8:44	Verilog HDL	7 KB
Lab_Top	25 20:51	实验电路顶层verilog源文件	4 KB
lab/	4/6/25 20:45	虚拟面板构图文件	644 KB
lab7.vpl	4/6/25 19:32	VPL 文件	1 KB
R	24 14:13	寄存器模块	1 KB
Sequencer	3 16:45	时序发生器模块	1 KB
uAG	20 9:56	微地址形成模块	1 KB
UpCounter	2013/2/3 9:52	Verilog HDL	1 KB
加1计数器, 未使用			

9 个对象







Quartus II 32-bit - E:/DE2-115/DE2_115_Lab - DE2_115_Lab

File Edit View Project Assignments Processing Tools Window Help

DE2_115_Lab

Project Navigator

Entity

- Cyclone IV E: EP4CE115F29C7
 - DE2_115_TOP
 - Lab_Top:Lab_inst
 - ALU:ALU_inst
 - R:A_inst
 - ControlMemory:CM
 - GRS:GRS_inst
 - R:IR_inst
 - R:PSW_inst
 - SHIFTER:SHIFTER_inst
 - Sequencer:Sequencer_inst

1

打开树状结构，根据需要选择源文件进行阅读，将实验报告册程序清单补充完整。

Compilation Report

2

工程下载

```
1 module Sequencer(  
2     input Clock,  
3     input Reset,  
4     input Run,  
5     output reg CP1,  
6     output reg CP2  
7 );  
8  
9     always @(posedge Clock or posedge Reset)  
10    begin  
11        if (Reset)  
12        begin  
13            CP1 <= 0;  
14            CP2 <= 1;  
15        end  
16    else  
17    begin  
18        CP1 <= CP2;  
19        CP2 <= CP1;  
20    end  
21    end  
22 endmodule  
23
```

程序清单 时序发生器模块

Messages


Type Message



- Info (332146): Worst-case removal slack is 0.562
- Info (332146): Worst-case minimum pulse width slack is 49.284
- Info (332102): Design is not fully constrained for setup requirements
- Info (332102): Design is not fully constrained for hold requirements
- Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 26 warnings
- Info (115031): Writing out detailed assembly data for power analysis
- Info (115030): Assembler is generating device programming files


System Processing (249) Extra Info Info (128) Warning (114) Critical Warning (7) Error Suppressed (6) Flag

Location: Locate

100% 00:01:12









下载成功

单击start



现在，“微程序控制器”实验电路已经下载到实验板的FPGA，接下来的任务是验证电路功能。



文件(F) 视图(V) 运行(R) 虚拟实验板(B) 系统(S) 帮助(H)

实际实验板 模型计算机实验

寄存器及总线信息窗口

请配置观察信号

1



双击桌面JuLab图标，打开实验调试软件

实验类型选择

请选择实验类型

☐ 模型计算机实验☒ 逻辑部件实验


确定

取消

2

选择逻辑部件实验

CPU数据通路 虚拟实验板

004
005
006

主存信息显示窗口


地址	+0	+1	+2	+3	+4	+5	+6	+7
0000								
0008								
0010								
0018								
0020								
0028								

主存汇编/调试窗口


主存信息显示窗口

就绪

CAP NUM SCRL



虚拟实验板中的绿色发光二极管、红色发光二极管、开关、数码管、按键与实际开发板上资源对应。



9个绿色发光管


18个红色发光管


开关


按键

数码管










实验电路不包含存储器，因此目的操作数仅来自寄存器，由INDEX区分寄存器号。

为了简化实验过程，源操作数仅来自立即数，由指令的DATA字段提供。

操作码编码

指令类型	指令助记符	OPCODE	功能
“装数”和“运算”两种类型的指令	LD Ri, #DATA	0000	$R_i \leftarrow \text{DATA}$ 装数指令不经过ALU
	ADD Ri, #DATA	0001	$R_i \leftarrow (R_i) + \text{DATA}$
	ADDC Ri, #DATA	0010	$R_i \leftarrow (R_i) + \text{DATA} + \text{进位}$
	SUB Ri, #DATA	0011	$R_i \leftarrow (R_i) - \text{DATA}$
	SUBB Ri, #DATA	0100	$R_i \leftarrow (R_i) - \text{DATA} - \text{进位}$
	AND Ri, #DATA	0101	$R_i \leftarrow (R_i) \text{ AND } \text{DATA}$
	OR Ri, #DATA	0110	$R_i \leftarrow (R_i) \text{ OR } \text{DATA}$
	NOT Ri	0111	$R_i \leftarrow \neg R_i$
	XOR Ri, #DATA	1000	$R_i \leftarrow (R_i) \text{ XOR } \text{DATA}$
	INC Ri	1001	$R_i \leftarrow (R_i) + 1$
	DEC Ri	1010	$R_i \leftarrow (R_i) - 1$
	SR Ri	1011	$R_i \leftarrow (R_i) / 2$
	SL Ri	1100	$R_i \leftarrow (R_i) * 2$ 运算指令由ALU和移位寄存器实现运算



```

begin
case (BM)
2'b00: uAGOut = NA;
2'b01: uAGOut = {NA[5:1], |IR[9:6]};
2'b10: uAGOut = {2'b01, IR[9:6]};
default: uAGOut = {6'bxxxxxx};
endcase
end
uAG.v

```

BM2转移方式下，
uAGOut = {2'b01, IR[9:6]};
运算类指令的微地址分别为：
ADD 01 0001 即11H
ADDC 01 0010 即12H
.....
SL 01 1100 即1CH

以 **ADD R1, #0111B** 指令为例，翻译成机器码应该为 **0001 01 0111**

微指令格式

19	18	17	16	14	13	10	9	8	7	6	5	0
预留 (1 位)	F0:XXoe (2 位)	F1:XXce (3 位)	F2:ALU_OP (4 位)	F3:ST_OP (2 位)	F4: BM (2 位)	F5:NA (6 位)						
	0:NOP	0:NOP	0:NOP	0:NOP	转移方式	下址字段						
	1:GRSoe	1:GRSce	1:ADD	1:SRce								
	2:Soe	2:Ace	2:ADDC	2:SLce								
	3:DATAoe	3:PSWce	3:SUB	3:SVce								
		4:IRce	4:SUBB									
			5:AND									
			6:OR									
			7:NOT									
			8:XOR									
			9:INC									
			A:DEC									

BM	uAR	
0	uAR= NA	固
1	uAR _{5~1} = NA uAR ₀ =IR ₉ +IR ₈ +IR ₇ +IR ₆	依
2	uAR _{5,4} =01 uAR _{3~0} =IR _{9~6}	依

```
begin
case (BM)
2'b00: uAGOut = NA;
2'b01: uAGOut = (uAGOut <= 0) ? 0 : 1;
2'b10: uAGOut = (uAGOut <= 0) ? 0 : 1;
2'b11: uAGOut = (uAGOut <= 0) ? 0 : 1;
```

BM	uAR	功能
0	uAR= NA	固定转移
1	uAR _{5~1} = NA uAR ₀ =IR ₉ +IR ₈ +IR ₇ +IR ₆	依据是否需要取目的操作数的两分支微转移
2	uAR _{5,4} =01 uAR _{3~0} =IR _{9~6}	依据指令操作码的多分支微转移

11H~1CH

begin

case (BM)

2'b00: uAGOut = NA;

2'b01: uAGOut = {NA[5:1], |IR[9:6]};

2'b10: uAGOut = {2'b01, IR[9:6]};

default: uAGOut = {6'bxxxxxx};

endcase

end

uAG.v

Lab_Top.v

//微指令译码

wire GRSce, Ace, PSWce, IRce, NOP1;

wire DATAoe, GRSoe, Soe, NOP2;

assign {DATAoe, Soe, GRSoe, NOP2} = 2**uIR[19:17];

assign {IRce, PSWce, Ace, GRSce, NOP1} = 2**uIR[16:14];

wire [3:0] ALU_OP = uIR[13:10];

wire [1:0] ST_OP = uIR[9:8];

wire [1:0] BM = uIR[7:6];

wire [4:0] NA = uIR[5:0];

以**ADD**指令执行阶段微指令为例，

微命令为 **DATAoe, ADD, SVce, PSWce**

各字段为: F0 11

F1 011


F2 0001

F3 11

F4 00

F5 000101


微指令为 11 011 0001 11 00 000101 即**6C705H**



1. 取指令微程序设计

将取指令阶段的微指令写入控存

1 点击菜单项Tools...->In-system Memory Content Editor打开“在系统存储器数据编辑



根据取指令阶段微指令设计
用键盘在编辑区输入数据

00H写入10001H


01H写入00042H

蓝色表示未实际写入存储器


5 右键菜单，选择write data to in-system memory命令
实际写入后，呈红色

Instance 0: CM												
000000	10001	00042	00000	00000	00000	00000	00000	00000	00000	00000	00000	00000
00000c	00000	00000	00000	00000	00000	00000	00000	00000	00000	00000	00000	00000
000018	00000	00000	00000	00000	00000	00000	00000	00000	00000	00000	00000	00000
000024	00000	00000	00000	00000	00000	00000	00000	00000	00000	00000	00000	00000
000030	00000	00000	00000	00000	00000	00000	00000	00000	00000	00000	00000	00000
00003c	00000	00000	00000	00000								


1




2




3




4




5




6




1




2




3




4



5



6




2. LD R1, #0101B

根据指令格式和指令操作码编码，翻译出该指令对应的机器码为：
使用开关将二进制机器码送到指令寄存器IR的数据输入端。




1 打开“在系统存储器数据编辑器”




3

右键菜单，选择write data to in-system memory命令
实际写入后，呈红色


微程序执行结果记录




1




2




3




4




5



6



7



8