



# 实验高速缓冲存储器


- 理解高速缓存的结构和原理
- 掌握直接映像方式的地址变换过程
- 熟悉访问和转换过程











































### 1. 主存地址格式各部分的位数。

AR TAG BLOCK WORD

实验设计的存储器字长4位。

CACHE共32个字,直接映像,分为8个BLOCK(块),每块4个WORD(字)。 主存地址空间256个字,按CACHE大小分区,即每区32字,共分为8个区。


## 2. 初始状态


使用 Quartus II 的 In-System Memory Content Editor 查看 TAG、CACHE 和 MM 的内容,并对后面用到的主存 50H~53H、64H~67H、84H~87H 单元输入一些已知的内容,记录在下表中。


地址	50H	51H	52H	53H	64H	65H	66H	67H	84H	85H	86H	87H
内容												

In-System Memory Content Editor的用法见讲稿后三页,更多详细用法见实践教程5.1.3


# 点击菜单项Tools...->In-system Memory Content Editor打开"在系统存储器数据编辑













5 重新编译工程、下载

## 3. 不命中情况下 CACHE 内容的装入


因为是直接映像,映射关系已经固定,主存中的某一块只能存入 cache 的指定位置,所以不需要考虑替换算法,不命中时直接装入即可。装入时需要依次装入 4 个字,由 OFFSET





### 4. 命中情况下 CACHE 的读出

访问 50H, 51H, 52H, 53H 地址, 这 4 个地址对应着同一个主存块中的 4 个单元, 在上一步操作中, 访问 52H 地址不命中后, 访问地址所指向的主存块已经整个装入了 CACHE 块, 所以访问该主存块中的任意单元, 应该都是命中的, 直接从 CACHE 读出。



## 5. 抖动现象