可视化计算机组成原理实验调试系统



系统组成

实验调试系统由 3 个部分组成:实验软件、调试适配器和 FPGA 片上调试器。


- FPGA 承载片上调试器以及实验电路;
- 实验软件提供操作实验电路的虚拟界面:
- 调试适配器连接计算机和 FPGA 实验板,可与多种 FPGA 版配套,如与 Xilinx/Digilent Nexys4DDR 的 Pmod 连接,仅需占用 4 个 FPGA 引脚。


基本功能

- 可完成"数字逻辑"和"计算机组成原理"课程的逻辑电路实验;
- 可完成"计算机组成原理"和"计算机系统结构"课程的 CPU 实验;
- 实验过程可视化:在虚拟实验板上操作,以信息流方式显示 CPU 的指令执行过程;
- 支持用户自定义实验内容、自定义虚拟实验板、自定义 CPU 数据通路。
- 配套《计算机组成原理实践教程》由清华大学出版社出版发行(肖铁军主编, ISBN: 9787302382805),包括 10 个实验项目(如运算器、高速缓存、微控制器、中断系统等)和 2 个课程设计项目(CPU设计、微程序设计)。

主要特点


- 基于 FPGA 的实验技术,可以结合教学内容设计实验,便于和课堂教学相配套,改变课堂讲一套、实验做另外一套的状况。既可以支持设计型、创新型实验,也可用设计好的电路进行原理验证型实验,便于实施多层次的实验教学。
- 不仅具有真实感的虚拟实验板,并且独创基于原理图的虚拟实验板,使学生将注意力集中在实验原理上,无需将精力消耗在开关等元件与原理的对应上,提高实验效率。系统提供虚拟实验板设计工具,用户可为自己的实验定制虚拟实验界面。





• 学生所有的操作都是在计算机的虚拟界面上完成,甚至不需要实验板具有实际的开关按键、指示灯数码管等元件,从而极大地降低了实验板的故障率和日常维护成本。

模型机实验可动态显示实验 CPU 的运行状态。CPU 内部状态通过调试电路传递到用户界面,以数据记录和图形化两种形式显示。高亮显示当前有效的控制信号、变化的数值以及信息流动,方便学生调试设计,加深对指令执行过程的理解。也可用于教学演示。模型机的调试支持微指令单步、微指令断点、指令单步、断点、全速等运行方式。可通过软件界面输入、查看和保存控存、主存内容。



• 目前已设计微程序控制的 JUC-II(上图)和基本的多周期 MIPS(下图)等三种 CISC 或 RSIC 实验 CPU; 并且用户可以扩充自己的实验 CPU, 只需要通过特定的脚本描述 CPU 的特性即可由实验调试系统可视化显示。

