

Rockchip 时钟子模块 开发指南

发布版本:1.1

日期:2017.02

前言

概述

本文档主要介绍 RK 平台时钟子系统框架介绍以及配置。

产品版本

与本文档相对应的产品版本如下。

产品名称	内核版本
RK3288	Linux4.4
RK3328	Linux4.4
RK3366	Linux4.4
RK3368	Linux4.4
RK3399	Linux4.4

读者对象

本文档(本指南)主要适用于以下工程师: 技术支持工程师 软件开发工程师

修订记录

日期	版本	作者	修改说明
2016-06-30	V1.0	Elaine	第一次临时版本发布
2017-02-10	V1.1	Elaine	Add soc RK3328

目录

前言	`			I
目录	:			II
插图	目录			. III
表格	日录	` • • • • • • • • • • • • • • • • • • •		IV
	1.1	概述		1-1
	1.2		[念	
	1.3	时钟方	·	1-1
	1.4		···· :程 · · · · · · · · · · · · · · · · · · ·	
	1.5		 构	
2	CLO		····· 指南 ·······························	
	2.1		······	
	2.2]相关概念	
			PLL	
		2.2.2	ACLK、PCLK、HCLK	2-1
			GATING	
	2.3	_	<u>l</u> <u> </u>	
			- 三 时钟初始化配置	
			时钟 ID	
		_	主要的 CLK 注册类型函数	
			Driver 的时钟配置	
			K API 接口	
			主要的 CLK API	
			示例	
			K 调试	
		0_0	1.2 A.4 M.A	_ /

插图目录

图	1-1 CLK 时钟树的示例图	. 1-1
图	1-2 时钟分配示例图	. 1-2
图	1-3 时钟配置流程图	. 1-2
图	2-1 总线时钟结构	. 2-1
图	2-2 GATING 示例图	. 2-2

表格目录

表	1-1	CLK 代码构成1	-3
表	2-1	CLK PLL 描述2	-1

1 方案概述

1.1 概述

本章主要描述时钟子系统的相关的重要概念、时钟方案、总体流程、代码结构。

1.2 重要概念

● 时钟子系统

这里讲的时钟是给 SOC 各组件提供时钟的树状框架,并不是内核使用的时间,和其他模块一样, CLK 也有框架,用以适配不同的平台。适配层之上是客户代码和接口,也就是各模块(如需要时钟 信号的外设,USB等)的驱动。适配层之下是具体的 SOC 台的时钟操作细节。

● 时钟树结构

可运行 Linux 的主流处理器平台,都有非常复杂的 Clock Tree,我们随便拿一个处理器的 SPEC,查看 Clock 相关的章节,一定会有一个非常庞大和复杂的树状图,这个图由 Clock 相关的器件,以及这些器件输出的 Clock 组成。

● 相关器件

Clock 相关的器件包括:用于产生 Clock 的 Oscillator(有源振荡器,也称作谐振荡器)或者 Crystal(无源振荡器,也称晶振);用于倍频的 PLL(锁相环,Phase Locked Loop);用于分频的 Divider;用于多路选择的 Mux;用于 Clock Enable 控制的与门;使用 Clock 的硬件模块(可称作 Consumer);等等。

1.3 时钟方案

每一个 SOC 都有自己的时钟分配方案,主要是包括 PLL 的设置,各个 CLK 的父属性、DIV、MUX 等。芯片不同,时钟方案是有差异的。




图 1-1 CLK 时钟树的示例图

TP	最高频率与特	配置方案 APIL、DPIL、HDMIPHY分别者供CPV、DDR以及LCDC DCLK; CPIL专供GMAC; GPIL专供WiFi;				
	妹频率	ARM PLL	DDR PLL	номі Рну	CODEC PLL	GENERAL PLL
		850MHz	1333MHz/1600MHz	594MHz	500MHz	600M
A7	800	850MHz ARM PLL 1分频				
WiFi	37.5					16分频
DDR	400		DDR PLL 4分频			
	74.25			74.25MHz NPLL 8分频	备份	备份
LCDC (HDMI)	148.5			148.5MHz NPLL 4分频	备份	备份
TCDC (MDWI)	297			297MHz NPLL 2分频	备份	备份
	594			594MHz NPLL 1分频	备份	备份
	24. 576				24.576MHz CODEC PLL小数分频	备份
	22. 5792				22.5792MHz CODEC PLL小数分频	备份
I2S	12. 288				12.288MHz CODEC PII小粉分摘	备份

图 1-2 时钟分配示例图

1.4 总体流程




图 1-3 时钟配置流程图

主要内容包括(不需要所有 clk 都支持):

- (1) Enable/Disable CLK。
- (2) 设置 CLK 的频率。
- (3) 选择 CLK 的 Parent。

1.5 代码结构

CLOCK 的软件框架由 CLK 的 clk-rk3xxx.c(clk 的寄存器描述、clk 之间的树状关系等)、Device driver 的 CLK 配置和 CLK API 三部分构成。这三部分的功能、CLK 代码路径如表 1-1 所示。

表 1-1 CLK 代码构成

项目	功能	路径	
	.c 中主要是 clk 的寄存器描述、		
Clk-rk3xxx.c	clk 之间的树状关系描述等。	Drivers/clk/rockchip/clk-rk3xxx.c	
Rk3xxx-cru.h	.h 中是 clk 的 ID 定义, 通过 ID	Include/dt-bindings/clock/rk3xxx-cru.h	
	匹配 clk name。		
RK 特别的处理	1、处理 RK 的 PLL 时钟	Drivers /ell/ rescleship /ell/ year	
KK 特別的处理	2、处理 RK 的 CPU 时钟等	Drivers/clk/rockchip/clk-xxx.c	
CLK API	提供 linux 环境下供 driver 调用	Drivore/ell//ell/ yyyy y	
CLN API	的接口	Drivers/clk/clk-xxx.x	

2 CLOCK 开发指南

2.1 概述

本章描述如何修改时钟配置、使用 API 接口及调试 CLK 程序。

2.2 时钟的相关概念

2.2.1 PLL

锁相环,是由 24M 的晶振输入,然后内部锁相环锁出相应的频率。这个是 SOC 所有 CLOCK 的时钟的源。SOC 的所有总线及设备的时钟都是从 PLL 分频下来的。RK 平台主要 PLL 有:

W I I OHRI III JIKE			
PLL	子设备	用途	备注
ADLLI	ADMCLIZI	CPU 小核的时钟	一般只给 CPU 使用,因为 CPU 会变频, PLL 会根据 CPU 要求
APLLL	ARMCLKL	CPU 小核的的钾 	的频率变化
ADLLD	ADMCLIZE	CDU土拉加州和	一般只给 CPU 使用,因为 CPU 会变频, PLL 会根据 CPU 要求
APLLB	ARMCLKB	CPU 大核的时钟	的频率变化
DDLI	Clk_DDR	DDR 的时钟	一般只给 DDR 使用,因为 DDR 会变频,DPLL 会根据 DDR
DPLL			要求变化
CDLI		提供总线、外设时钟	一般设置在 594M 或者 1200M, 保证基本的 100、200、300、
GPLL		做备份	400M 的时钟都有输出
CPLL		其他设备做备份	一般可能是 400、500、800、1000M。
NDLI		GMAC 或者给其他	. 机可处目 1000M
NPLL		设备做备份	一般可能是 1000M 。
VPLL		HDMI、VOP 使用	频率根据显示分辨率定,支持任意频率对 jitter 有要求。
DDLI		PMUCRU 时钟,给	m 파상된 CZCM - 파이네 2CM
PPLL		PMU 模块提供时钟	一般可能是 676M,可以出 26M。

表 2-1 CLK PLL 描述

2.2.2 ACLK, PCLK, HCLK

ACLK 是设备的总线的 CLK, PCLK 跟 HCLK 一般是用于寄存器读写的。而像 CLK_GPU 是 GPU 的控制器的时钟。

我们 SOC 的总线有 ACLK_PERI、HCLK_PERI、PCLK_PERI、ACLK_BUS、HCLK_BUS、PCLK BUS.各个设备的总线时钟会挂在上面这些时钟下面,如下图结构:




图 2-1 总线时钟结构

(如: EMMC 想提高自己设备的总线频率以实现其快速的数据拷贝或者搬移,可以提高 ACLK PERI 来实现)

RK3399 上设计将高速和低速总线彻底分开,分成高速: ACLK_PERIHP、HCLK_PERIHP、PCLK_PERIHP; 低速: ACLK_PERILP0、HCLK_PERILP0、PCLK_PERILP0、HCLK_PERILP0、HCLK_PERILP1、PCLK_PERILP1。这样做是为了功耗最优,根据不同的需求可以设置不同的总线频率。(具体每个设备在哪条总线下详细见时钟图)

可以参考如下(EMMC、GMAC、USB等有自己的ACLK):

pd_perilp	cm0, crypto, dcf, imem, dmac, bootrom, efuse_con, spi, i2c, uart, saradc, tsadc	
pd_perihp	pcie, usb2, hsic	

2.2.3 GATING

Clock 的框架中有很多的 Gating,这个主要是为了降低功耗使用,在一些设备关闭,Clock 不需要维持的时候就可以关闭 Gating,来节省功耗。

我们 Clock 的框架的 Gating 是按照树的结构,有父子属性。Gating 的开关是有一个引用计数 机制的,使用这个计数来实现 Clock 打开时,会遍历打开其父 Clock。在子 Clock 关闭时,父 Clock 会遍历所有的子 Clock,在所有的子都关闭的时候才会关闭父 Clock。

(如: I^2 S2 在使用的时候,必须要打开下面这三个 Gating,但是软件上只需要开最后一级的 Gating,我们的时钟结构会自动的打开其 Parent 的 Gating)




图 2-2 GATING 示例图

2.3 时钟配置

2.3.1 时钟初始化配置

与 LINUX3.10 不同的,4.4 内核时钟的初始化使用 of_clk_set_defaults 然后解析 assigned-clocks 获取 CLK 的 ID,然后获取 clk name,解析 assigned-clock-parents 获取需要设置的 parent,解析 assigned-clock-rates 获取需要设置的频率。

```
Rk3xxx.dtsi 中:
   cru: clock-controller@ff760000 {
       compatible = "rockchip,rk3399-cru";
       reg = <0x0 0xff760000 0x0 0x1000>;
       \#clock-cells = <1>;
       \#reset-cells = <1>;
       assigned-clocks =
          <&cru ACLK_VOP0>, <&cru HCLK_VOP0>,
          <&cru ACLK VOP1>, <&cru HCLK VOP1>,
          <&cru ARMCLKL>, <&cru ARMCLKB>,
          <&cru PLL GPLL>, <&cru PLL CPLL>,
          <&cru PLL NPLL>,
          <&cru ACLK_PERIHP>, <&cru HCLK_PERIHP>,
          <&cru PCLK_PERIHP>,
          <&cru ACLK_PERILPO>, <&cru HCLK_PERILPO>,
          <&cru PCLK_PERILP0>,
```

<&cru HCLK_PERILP1>, <&cru PCLK_PERILP1>;

1. 频率

};}

CLOCK TREE 初始化时设置的频率:

2. Parent

CLOCK TREE 初始化时设置的 parent:

```
assigned-clock-parents =

<&cru VPLL>, <&cru VPLL>,

<&cru CPLL>, <&cru CPLL>,

<&cru APLLL>, <&cru APLLB>,

<&cru GPLL>, <&cru GPLL>,

<&cru GPLL>,

<&cru GPLL>,
```

注意:

Assinged 的配置 Parent 和 Rate 时候,需要跟 Assigned-Clocks ——对应,因为设置是按照 Assigned-Clocks 的 CLK ID 进行查找并设置的。

3. Gating

CLOCK TREE 初始化时是否默认 enable:

(1) 需要在 clk-rk3xxx.c 中增加 critical 配置,主要在 rk3399_cru_critical_clocks 中增加需要默认打开的 CLK name,一旦增加 CLK 的计数被加 1,后面这个 CLK 将不能被关闭。

```
static const char *const rk3399_cru_critical_clocks[] __initconst = {
    "aclk_usb3_noc",
    "aclk_gmac_noc",
    "pclk_gmac_noc",
    "pclk_center_main_noc",
    "aclk_cci_noc0",
    "aclk_cci_noc1",
    "clk_dbg_noc",
    "hclk_vcodec_noc",
    "aclk_vcodec_noc",
    "hclk_vdu_noc",
    "aclk_vdu_noc",
    "aclk_vdu_noc",
};
```

(2) CLK 的定义时候增加 flag 属性 CLK_IGNORE_UNUSED,这样即使这个 CLK 没有使用,在最后 CLK 关闭没有用的 CLK 时也不会关闭这个。但是在 CLK TREE 上看到的 enable cnt 还是 0,但是 CLK 是开启的。

GATE(PCLK_PMUGRF_PMU, "pclk_pmugrf_pmu", "pclk_pmu_src", CLK_IGNORE_UNUSED, RK3399_PMU_CLKGATE_CON(1), 1, GFLAGS),

2.3.2 时钟 ID

LINUX4.4 上对 CLK 的操作都是引用 CLK ID, 而 ID 如何获取? 在 clk-rk3xxx.c 中找到需要控制的 clk(可以用过 name 查找):

```
COMPOSITE_FRACMUX(0) "Cik_uart4_fra"", "(Ik_uart4_div), CLK_SET_RATE_PARENT,
RK3399_PMU_CLKSEL_CON(0), 0,
CLK_ID_RK3399_PMU_CLKGATE_CON(0), 6, GFLAGS,
&rk3399_uart4_pmu_fracmux),
DIV(PCLK_SRC_PMU, "pdk_pmu_src", epil", CLk_TGNORE_UNUSED_PARENT_NAME
RK3399_PMU_CLKSEL_CON(0), 0, 5, DFLAGS),

/* pmu_clock_gates */
GATE\SCLK_TIMER12_PMU, clk_timer0_pmu", "ck_timer_src_pmu", 0, RK3399_PMU_CLKGATE_CON(0), 3, GFLAGS),
GATE(SCLK_TIMER13_PMU, "ck_timer1_pmu", "ck_timer_src_pmu", 0, RK3399_PMU_CLKGATE_CON(0), 4, GFLAGS),
```

有一些是没有 ID 的,因为暂时不需要引用并控制的时钟就没有增加 ID。

2.3.3 主要的 CLK 注册类型函数

常用的有如下几种:

GATE: 描述 GATING, 主要包括 CLK ID、类型、GATING 的寄存器偏移地址、BIT 位等。

MUX: 描述 SLECT, 主要包括 CLK ID、类型、MUX 的寄存器偏移地址、BIT 位等。

COMPOSITE: 描述有 MUX、DIV、GATING 的 CLK, 主要包括 CLK ID、类型、MUX、DIV、GARING 的寄存器偏移地址、BIT 位等。

```
#define MUX(<u>id</u>, <u>cname</u>, <u>pnames</u>, <u>f</u>, <u>o</u>, <u>s</u>, <u>w</u>, <u>mf</u>)
             .branch_type = branch_mux,
            .name
                              = cname,
            parent names
                                    = pnames
             .num_parents = ARRAY_SIZE(pnames),
                              = f_i
             flags.
            .muxdiv_offset
.mux_shift =
            .mux_width
                              = w
            .mux_flags
                              = mf_{j}
                              = -1,
            .gate_offset
                                                                                      #define COMPOSITE(_id_, cname, pnames, f, mo, ms, mw, mf, ds, dw,\
                                                                                                  df, go, gs, gf)
#define DIV(\underline{id}, \underline{cname}, \underline{pname}, \underline{f}, \underline{o}, \underline{s}, \underline{w}, \underline{df})
                                                                                                              id.
                                                                                                 .branch_type

    branch_composite,

                                                                                                               = cname,
                                                                                                 .name = .parent_names
             .id
                        = _id,
                                                                                                                      = pnames
            .branch_type = branch_divider,
                                                                                                 num_parents = ARRAY_SIZE(pnames),
             .name
                              = cname,
                                                                                                 .flags
                                                                                                 .muxdiv_offset
             parent names
                                     = (const char *[]){ pname },
                                                                                                                     = mo,
                                                                                                 .mux_shift
.mux_width
                                                                                                                = ms.
             .num_parents = 1,
            .flags
                                                                                                 .mux_flags
                                                                                                                = mf_{i}
            .muxdiv_offset
                                                                                                 .div_shift = ds,
.div_width = dw,
             .div_shift = s,
            .div_width
                                                                                                 .div_flags = df,
                                                                                                 .gate_offset
.gate_shift
            .div_flags= df,
                                                                                                                 = go
            .gate_offset
                                                                                                 .gate flags
                                                                                                                = af.
```

Clk-rk3xxx.c 中的使用,使用这些 CLK 的注册函数,描述此 CLK 的类型,寄存器及父子关系等。

```
/* usbphy */
Ŀ:
       GATE(SCLK_USB2PHY0_REF, "clk_usb2phy0_ref", "xin24m", CLK_IGNORE_UNUSED,
50
       RK3399_CLKGATE_CON(6), 5, GFLAGS), GATE(SCLK_USB2PHY1_REF, "clk_usb2phy1_ref", "xin24m", CLK_IGNORE_UNUSED,
7 -
                RK3399_CLKGATE_CON(6), 6, GFLAGS),
       GATE(o, "clk_usbphy0_480m_src", "clk_usbphy0_480m", CLK_IGNORE_UNUSED,
0:
       RK3399_CLKGATE_CON(13), 12, GFLAGS),
GATE(0, "clk_usbphy1_480m_src", "clk_usbphy1_480m", CLK_IGNORE_UNUSED,
                RK3399_CLKGATE_CON(13), 12, GFLAGS),
       MUX(0, "clk_usbphy_480m", mux_usbphy_480m_p, CLK_IGNORE_UNUSED,
Ŀ
                RK3399_CLKSEL_CON(14), 6, 1, MFLAGS),
       MUX(0, "upll", mux_pll_src_24m_usbphy480m_p, 0,
7 :
                RK3399_CLKSEL_CON(14), 15, 1, MFLAGS),
):
       COMPOSITE_NODIY(SCLK_HSICPHY, "clk_hsicphy", mux_pll_src_cpll_gpll_npll_usbphy480m_p, 0,
):
                RK3399_CLKSEL_CON(19), 0, 2, MFLAGS,
                RK3399_CLKGATE_CON(6), 4, GFLAGS),
3 :
       COMPOSITE(ACLK_USB3, "aclk_usb3", mux_pll_src_cpll_gpll_npll_p, 0,
                RK3399_CLKSEL_CON(39), 6, 2, MFLAGS, 0, 5, DFLAGS,
                RK3399_CLKGATE_CON(12), 0, GFLAGS),
```

2.3.4 Driver 的时钟配置

1. 获取 CLK 指针

(1) DTS 设备结点里添加 clock 引用信息(推荐)

```
DTS:
clocks = <&cru SCLK_TSADC>, <&cru PCLK_TSADC>;
clock-names = "tsadc", "apb_pclk";
(CLK 引用的是 ID,通过 ID 找到 CLK NAME)
Driver code:
dev->pclk = devm_clk_get(&pdev->dev, "tsadc");
dev->clk = devm_clk_get(&pdev->dev, "apb_pclk");
```

2.4 CLOCK API 接口

2.4.1 主要的 CLK API

1. 头文件: #include linux/clk.h>

```
clk_prepare/ clk_unprepare
clk_enable/ clk_disable
clk_prepare_enable / clk_disable_unprepare
clk_get/ clk_put
devm_clk_get/ devm_clk_put
clk_get_rate / clk_set_rate
clk_round_rate
```

2. 获取 CLK 指针

```
struct clk *devm_clk_get(struct device *dev, const ch
*id) (推荐)
struct clk *clk_get(struct device *dev, const char *id)
```

3. 准备/使能 CLK

```
int clk_prepare(struct clk *clk)
/*开时钟前调用,可能会造成休眠,所以把休眠部分放到这里,可以原子操作的放到 enable
里*/
```

void clk_unprepare(struct clk *clk)
/*prepare 的反操作*/
int clk_enable(struct clk *clk)
/*原子操作,打开时钟,这个函数必须在产生实际可用的时钟信号后才能返回*/
void clk_disable(struct clk *clk)
/*原子操作,关闭时钟*/

- (1) clk enable/clk disable, 启动/停止 clock。不会睡眠。
- (2) clk_prepare/clk_unprepare, 启动 clock 前的准备工作/停止 clock 后的善后工作。可能会睡眠。
- (3) 可以使用 clk_prepare_enable / clk_disable_unprepare, clk_prepare_enable / clk_disable_unprepare(或者 clk_enable / clk_disable) 必须成对,以使引用计数正确。

注意:

prepare/unprepare, enable/disable 的说明:

这两套 API 的本质,是把 clock 的启动/停止分为 atomic 和 non-atomic 两个阶段,以方便实现和调用。因此上面所说的"不会睡眠/可能会睡眠",有两个角度的含义:一是告诉底层的 clock driver,请把可能引起睡眠的操作,放到 prepare/unprepare 中实现,一定不能放到 enable/disable 中;二是提醒上层使用 clock 的 driver,调用 prepare/unprepare 接口时可能会睡眠,千万不能在 atomic 上下文(例如内部包含 mutex 锁、中断关闭、spinlock 锁保护的区域)调用,而调用 enable/disable 接口则可放心。

另外, clock 的操作为什么需要睡眠呢?这里举个例子, 例如 enable PLL clk, 在启动 PLL 后, 需要等待它稳定。而 PLL 的稳定时间是很长的,这段时间要把 CPU 交出(进程睡眠), 不然就会浪费 CPU。

最后,为什么会有合在一起的 clk_prepare_enable/clk_disable_unprepare 接口呢?如果调用者能确保是在 non-atomic 上下文中调用,就可以顺序调用 prepare/enable、disable/unprepared,为了简单,framework 就帮忙封装了这两个接口。

4. 设置 CLK 频率

int clk_set_rate(struct clk *clk, unsigned long rate) (单位 Hz)

2.4.2 示例

DTS tsadc: tsadc@ff260000 { compatible = "rockchip,rk3399-tsadc"; $reg = \langle 0x0 \ 0xff260000 \ 0x0 \ 0x100 \rangle;$ interrupts = <GIC_SPI 97 IRQ_TYPE_LEVEL_HIGH>; rockchip,grf = <&grf>; clocks = <&cru SCLK_TSADC>, <&cru PCLK_TSADC>; clock-names = "tsadc", "apb_pclk"; assigned-clocks = <&cru SCLK TSADC>; assigned-clock-rates = <750000>; resets = <&cru SRST TSADC>; reset-names = "tsadc-apb"; pinctrl-names = "init", "default", "sleep"; pinctrl-0 = <&otp_gpio>; pinctrl-1 = <&otp_out>; pinctrl-2 = <&otp_gpio>;

```
#thermal-sensor-cells = <1>;
       rockchip,hw-tshut-temp = <95000>;
       status = "disabled";
   };
Driver code
static int rockchip_thermal_probe(struct platform_device *pdev)
{
. . .
thermal->clk = devm_clk_get(&pdev->dev, "tsadc");
   if (IS_ERR(thermal->clk)) {
       error = PTR_ERR(thermal->clk);
       dev_err(&pdev->dev, "failed to get tsadc clock: %d\n", error);
       return error;
   }
   thermal->pclk = devm_clk_get(&pdev->dev, "apb_pclk");
   if (IS_ERR(thermal->pclk)) {
       error = PTR_ERR(thermal->pclk);
       dev_err(&pdev->dev, "failed to get apb_pclk clock: %d\n",
           error);
       return error;
   }
   error = clk_prepare_enable(thermal->clk);
   if (error) {
       dev_err(&pdev->dev, "failed to enable converter clock: %d\n",
           error);
       return error;
   error = clk_prepare_enable(thermal->pclk);
   if (error) {
       dev_err(&pdev->dev, "failed to enable pclk: %d\n", error);
       goto err_disable_clk;
   }
}
static int rockchip_thermal_remove(struct platform_device *pdev)
{
clk_disable(thermal->pclk);
   clk_disable(thermal->clk);
```

2.5 CLOCK 调试

CLOCK DEBUGS:

```
打印当前时钟树结构:
cat d/clk/clk_summary
CLOCK 设置节点:
配置选项:
勾选 RK_PM_TESTS
```

```
> Platform selection

There is no help available for this option.

Symbol: RK_PM_TESTS [=y]

Type : boolean

Prompt: /sys/pm_tests/ support

Location:

-> Platform selection

-> Rockchip Platforms (ARCH_ROCKCHIP [=y])

Defined at arch/arm64/mach-rockchip/kconfig:3

Depends on: ARCH_ROCKCHIP [=y]
```

节点命令:

get rate:

echo get [clk_name] > /sys/pm_tests/clk_rate

set rate:

echo set [clk_name] [rate(Hz)] > /sys/pm_tests/clk_rate echo rawset [clk_name] [rate(Hz)] > /sys/pm_tests/clk_rate

open rate:


echo open [clk_name] > /sys/pm_tests/clk_rate

close rate:

echo close [clk_name] > /sys/pm_tests/clk_rate

TEST_CLK_OUT 测试:


部分时钟是可以输出到 test_clk_out,直接测试 clk 输出频率,用于确认某些时钟波形是否正常。配置方法(以 RK3399 为例):



(1) 设置 CLK 的 MUX

CRU_MISC_CON

Address: Operational Base + offset (0x050c)



(2) 设置 CLK 的 DIV

CRU_CLKSEL58_CON

Address: Operational Base + offset (0x01e8)

			clk_test_div_con
4:0	RW	0x1f	test divider control register
			clk=clk_src/(div_con+1)

(3) 设置 CLK 的 GATING

CRU CLKGATE13 CON

Address: Operational Base + offset (0x0334)