

密级状态：绝密(    )    秘密(    )    内部资料(    )    公开( ☒ )

# RK USB Compliance Test Note

## Version 1.2.1

(底层平台中心)

文件状态：	文件标识：	RK USB Compliance Test Note
<input type="checkbox"/> 草稿	当前版本：	1.2.1
<input checked="" type="checkbox"/> 正式发布	作    者：	吴良峰
<input type="checkbox"/> 正在修改	完成日期：	2016.12.12

## 版本历史

版本号	作者	审核	修改日期	修改说明
V1.0	吴良峰	吴良峰	2014.8.12	初始版本
V1.1	吴良峰	吴良峰	2014.9.11	修改 RK312X、RK3036 测试命令
V1.2	吴良峰	王明成 冯明俐	2016.5.11	1).新增 USB2.0 测试命令, 包括 SOC: RK3228、RK3366、RK3368、RK3399、SOFIA-3GR; 2).新增 USB3.0 测试方法和测试命令, 包括 SOC: RK3366、RK3399; 3).新增 hub ports 测试命令; 4).修改文档名称: 旧: 《RK USB SQ test Note》 新: 《RK USB Compliance test Note》
V1.2.1	吴良峰	吴良峰	2016.12.12	1).新增 USB2.0 测试命令, 包括 SOC: RK1108, RK3228H; 2).新增 RK3228H USB3.0 测试命令; 3).修正 USB3.0 Host 测试方法;

# 目 录

<b>1</b>	<b>概述.....</b>	<b>4</b>
<b>2</b>	<b>USB2.0 COMPLIANCE TEST.....</b>	<b>5</b>
2.1	测试内容.....	5
2.2	测试环境.....	5
2.3	测试命令和测试工具.....	6
2.3.1	USB2.0 Device 测试命令和工具.....	6
2.3.2	USB2.0 Host 测试命令.....	9
2.4	测试步骤.....	11
2.5	测试结果分析.....	13
2.5.1	标准眼图分析.....	13
2.5.2	常见问题分析.....	14
<b>3</b>	<b>USB2.0 HUB COMPLIANCE TEST.....</b>	<b>17</b>
<b>4</b>	<b>USB3.0 COMPLIANCE TEST.....</b>	<b>19</b>
4.1	USB3.0 新增测试规范.....	19
4.2	Tx 测试端要求.....	20
4.3	Tx 端测试项目.....	21
4.4	USB3.0 TX 一致性测试模式[COMPLIANCE MODE].....	22
4.5	USB3.0 Tx 测试方案.....	22
4.5.1	Device Tx 测试方案.....	23
4.5.2	Host Tx 测试方案.....	32

## 本文档适用范围:

RK29XX 系列、RK30XX 系列、RK31XX 系列、RK32XX、RK33XX 及 SOFIA-3GR 系列芯片。

## 对象:

软件工程师, 硬件工程师, 测试工程师

## 1 概述

完整的 USB2.0 信号完整性测试包括高速 (High Speed)、全速 (Full Speed) 和低速 (Low Speed) 模式, 测试项包括: Hi-Speed Signal Quality、Packet Parameters、CHIRP Timing、Suspend/Resume/Reset Timing、Test J/K、SE0\_NAK、Receiver Sensitivity 等。本文档只提供常见的 Hi-Speed Signal Quality 的测试方法。

完整的 USB3.0 信号完整性测试包括 Tx compliance test 和 Rx compliance test。由于 Rx compliance test 的测试环境和测试方法比较复杂, 所以本文档没有提供 Rx 的测试说明, 只提供 Tx 的测试说明。

Rockchip SOC 通常内置多个 USB 控制器, 不同控制器之间互相独立, 请在对应的芯片 TRM 中获取详细信息。因为不同的 USB 控制器, 使用的测试命令和测试方法有所不同, 所以测试 USB SQ 前, 请先明确测试的 USB 接口对应的 USB 控制器。各种芯片内置的 USB 控制器如表(1)所示:

表(1) RK 平台 USB2.0 控制器列表

控制器 芯片	USB1.1 HOST	USB 2.0 OTG	USB 2.0 HOST0 (DWC_OTG)	USB 2.0 HOST1 (EHCI+OHCI)	USB HSIC	USB3.0 OTG
RK2918&RK2906	√	√	√			
RK312X		√	√	√		
RK292X/RK30XX		√	√			
RK3168&RK3188		√	√		√	
RK3228		√		√		

RK3288		✓	✓	✓	✓	
RK3366		✓		✓		✓
RK3368		✓		✓	✓	
RK3399				✓	✓	✓
SOFIA-3GR		✓				
RK1108		✓		✓		
RK3228H		✓		✓		✓

Note: RK312X 的 HOST0 和 HOST1 共用一个 usb phy，所以两个 HOST 不能同时使用。测试 RK312X 的 SQ 前，需要查看对应的 dtsi 文件，确定所使用的 HOST 控制器，因为不同控制器，测试命令不同。

## 2 USB2.0 compliance test

### 2.1 测试内容

眼图测试

信号速率

包尾宽度

交叉电压范围（用于低速和全速）

JK 抖动、KJ 抖动

连续抖动

单调性测试（用于高速）

上升下降时间

### 2.2 测试环境

测试 USB2.0 SQ，需要使用安装 USB 专业测试软件的示波器，比如 Agilent 9000 系列示波器（或 90000 系列），USB 测试软件 N5416A，或者 LeCroy 系列的示波器。以 Agilent 9000 系列（型号 MSO9254A）示波器测试为例，测试需要的工具如下：

MSO9254A 示波器，USB 测试软件 N5416A

113xA 差分有源探头

E2678A 差分探头前端

USB HSET 测试软件或者 RK 平台测试命令

E2645-66401 夹具及配件

测试使用的 **usb cable 要求**：usb cable 的线材需要严格符合 usb spec 的规定，如果 usb cable 的线长小于 10cm，则眼图测试采用 **Near End 模板**，如果线长大于 10cm，则眼图测试采用 **Far End 模板**。近端测试时，使用长的电缆或者电缆的阻抗匹配不好可能导致眼图测试不通过。

## 2.3 测试命令和测试工具

USB2.0 SQ 的测试原理是，设置 USB 控制器的 Test Control 寄存器，使 USB 控制器进入 Test Mode，USB 控制器就会持续产生并发送特定的测试包。USB 示波器通过检测测试包的数据波形来分析 USB 的信号质量。

对于 RK 平台的 USB2.0 Device 和 USB2.0 Host 接口，设置 USB 控制器进入 Test Mode 的方法有所不同。对于 USB2.0 Device，可以使用测试命令或者测试工具设置 USB 进入 Test Mode。对于 USB2.0 Host，只能使用测试命令进行设置。

### 2.3.1 USB2.0 Device 测试命令和工具

#### (1) 测试命令

RK 平台 USB2.0 Device SQ 的测试命令如下表 2 所示，RK 平台只有一个 USB2.0 OTG device 控制器，其中 RK29XX、RK30XX 和 RK31XX 系列的芯片，使用同样的测试命令，其余的 SOC 使用的测试命令有所不同。测试命令可以通过 ADB 或者串口执行。

RK3399 具有两个 dwc3 控制器，没有 dwc2 控制器。Dwc3 控制器可以支持 SS 和 HS，因此 Dwc3 的 SS 和 HS 的 device 信号完整性都需要测试。各个 SoC USB 控制器对应的 USB2.0 Device SQ 测试命令如下表 2 所示。

表(2) RK 平台 USB2.0 Device SQ 测试命令

控制器 芯片	USB 2.0 OTG Device
RK29XX RK30XX RK31XX	io -4 0x10180804 0x40
RK3228	io -4 0x30040804 0x40
RK3288	io -4 0xff580804 0x40
RK3366	io -4 0xff4c0804 0x40
RK3368	io -4 0xff580804 0x40
SOFIA-3GR	io -4 0xe2100804 0x40
RK1108	io -4 0x30180804 0x40
RK3228H	io -4 0xff580804 0x40

表(3) Dwc3 控制器 USB2.0 Device SQ 测试命令

控制器 芯片	USB2.0 DWC3_OTG_0 device	USB2.0 DWC3_OTG_1 device
RK3366	io -4 0xff50c704 0x8c000a08	
RK3399	io -4 0xfe80c704 0x8c000a08	io -4 0xfe90c704 0x8c000a08

## (2) 测试工具

RK 平台的 USB2.0 Device SQ 测试，除了可以使用上述的测试命令外，还可以使用 USB-IF 官方组织提供的 USB HSET 测试工具，下载工具“USBHSET for EHCI”或者“USBHSET for XHCI”，下载地址如下：

for EHCI:

32 bit: [http://www.usb.org/developers/tools/usb20\\_tools/EHSETT\\_Releasex86\\_1.3.1.1.exe](http://www.usb.org/developers/tools/usb20_tools/EHSETT_Releasex86_1.3.1.1.exe)

64 bit: [http://www.usb.org/developers/tools/usb20\\_tools/EHSETT\\_Releasex64\\_1.3.1.1.exe](http://www.usb.org/developers/tools/usb20_tools/EHSETT_Releasex64_1.3.1.1.exe)

for xHCI:

32 bit: [http://www.usb.org/developers/tools/XHSETT\\_Releasex86\\_1.3.2.2.exe](http://www.usb.org/developers/tools/XHSETT_Releasex86_1.3.2.2.exe)

64 bit: [http://www.usb.org/developers/tools/XHSETT\\_Releasex86\\_1.3.2.2.exe](http://www.usb.org/developers/tools/XHSETT_Releasex86_1.3.2.2.exe)

测试工具的简单使用步骤如下:

1. 将需要测试的 USB device 通过 USB 线连接到 PC;
2. 打开测试工具, 选择 “Device”, 然后点击 “TEST” 按钮, 如下图 2-1 所示。




图 2-1 选择测试类型

3. 选择要测试的设备和测试命令 “TEST PACKET”, 然后点击 “EXECUTE” 按钮。如图 2-2 所示, 执行完上述操作后, 就设置 USB 控制器进入 Test Mode, 并连续发送测试包。测试波形如图 2-3 所示。





图 2-2 选择测试设备和测试命令




图 2-3 测试波形

### 2.3.2 USB2.0 Host 测试命令

RK 平台 USB2.0 HOST SQ 测试，只能使用测试命令，没有专门的测试工具。测试命令如表 4/5/6 所示，测试命令可以通过 ADB 或者串口执行。

RK3399 具有两个 dwc3 控制器，没有 dwc2 控制器。Dwc3 控制器可以支持 SS 和 HS，因此 Dwc3 的 SS 和 HS 的 host 信号完整性都需要测试。

表(4) RK 平台 USB2.0 HOST SQ 测试命令(a)

控制器 芯片	USB 2.0 HOST_OTG	USB 2.0 HOST_DWC
RK29XX	io -4 0x10180440 0x8000	io -4 0x101c0440 0x8000
RK30XX		

RK31XX		
RK3228	io -4 0x30040440 0x8000	
RK3288	io -4 0xff580440 0x8000	io -4 0xff540440 0x8000
RK3366	io -4 0xff4c0440 0x8000	
RK3368	io -4 0xff580440 0x8000	
SOFIA-3GR	io -4 0xe2100440 0x8000	
RK1108	io -4 0x30180440 0x8000	
RK3228H	io -4 0xff580440 0x8000	

表(5) RK 平台 USB2.0 HOST SQ 测试命令(b)

控制器 芯片	USB 2.0 HOST_EHCI_0	USB HSIC_EHCI
RK3168&RK3188		io -4 0x10240054 0x40000
RK3288	io -4 0xff500054 0x40000	io -4 0xff5c0054 0x40000
RK312X	io -4 0x101c0054 0x40000	
RK3228	io -4 0x30080054 0x40000	
RK3366	io -4 0xff480054 0x40000	
RK3368	io -4 0xff500054 0x40000	io -4 0xff5c0054 0x40000
RK3399	io -4 0xfe380054 0x40000	io -4 0xfe340054 0x40000

RK1108	io -4 0x30140054 0x40000	
RK3228H	io -4 0xff5c0054 0x40000	

表(6) RK 平台 USB2.0 HOST SQ 测试命令(c)

控制器 芯片	USB 2.0 HOST_EHCI_1	USB 2.0 HOST_EHCI_2
RK3228	io -4 0x300c0054 0x40000	io -4 0x30100054 0x40000
RK3399	io -4 0xfe3c0054 0x40000	

表(7) Dwc3 控制器 USB2.0 host SQ 测试命令

控制器 芯片	USB2.0 DWC3_OTG_0 host	USB2.0 DWC3_OTG_1 host
RK3366	io -4 0xff500424 0x40000000	
RK3399	io -4 0xfe800424 0x40000000	io -4 0xfe900424 0x40000000
RK3228H	io -4 0xff600424 0x40000000	

## 2.4 测试步骤

### (1) 搭建测试环境

开启示波器,使用测试夹具将要测试的 USB 接口连接到示波器。以 Agilent 示波器测试 USB2.0 Device SQ 为例,测试环境如图 2-4 所示:




图 2-4 Agilent 示波器测试 USB2.0 Device SQ 示意图

搭建测试环境的详细方法，请参考文档《Agilent N5416A USB 2.0 Compliance Test Option》和文档《Agilent USB2.0 High Speed Device SQ Test》，本文档不再做说明。

## (2) 设置 USB 控制器进入 Test Mode

设置 USB 控制器进入 Test Mode 前，需要先确认 USB 已经可以正常通信。如果是测试 USB2.0 OTG Device 接口，要保证 USB 已经连接了 PC，并且 PC 可以正常识别到 USB 设备。然后，再通过测试工具，或者使用 ADB (或串口) 执行 3.2 节的测试命令，设置 USB 控制器进入 Test Mode。

**NOTE:** 不同的测试夹具，测试方法有所不同。

1). 如果使用 Agilent 的测试夹具，则先将待测的 HOST 口连接到测试夹具的测试接口，将高速设备（如 U 盘）连接到夹具的另一端的接口上，然后执行测试命令，开始测试。

2). 如果使用 Tektronix 的测试夹具，由于测试夹具上只有一个接口用于连接待测的 HOST 口，无法再连接其他高速设备，所以测试前，先断开测试夹具，并连接高速设备（如 U 盘）到 HOST 口，然后执行测试命令，再拔出高速设备，连接测试夹具（不用再执行测试命令），开始测试。

3). 如果是测试 USB2.0 HOST 接口，需要在 HOST 口上接一个高速设备，如 U 盘，不能接鼠标或键盘等非高速的设备。

## (3) 获取测试结果

在 USB 控制器进入正确的 Test Mode 后，会产生并发送持续的 Test Packet，可以从示波器观察到周期性的测试波形，如图 2-5 所示。示波器安装的 USB 测试软件，会自动对测试波形进行分析，并生成测试报告。



图 2-5 Test Packet

## 2.5 测试结果分析

### 2.5.1 标准眼图分析

USB 眼图模板有两种不同的标准：近端（Near End）和远端（Far End）。在 High Speed Signal Quality 测试中，若被测 USB 的端口直接通过小于 10cm 的电缆与测试夹具相连，则采用近端眼图模板。若被测 USB 的端口本身有一段电缆，或者通过大于 10cm 的电缆与夹具相连，则采用远端模型。在 RK 平台的 USB 眼图测试中，为保证 USB 信号质量的可靠性，建议统一采用更为严格的近端眼图模块作为参考标准。图 2-6 和图 2-7 分别是使用近端和远端眼图模块测试的标准 USB 眼图。




图 2-6 High-speed Near End SQ Eye Diagram




图 2-7 High-speed Far End SQ Eye Diagram

从图 2-6 和图 2-7 中，可以看出，标准的 USB 眼图呈现为一个迹线又细又清晰的“眼睛”，“眼”张开得很大。当有码间串扰时，波形失真，码元不完全重合，眼图的迹线就会不清晰，引起“眼”部分闭合。若再加上噪声的影响，则使眼图的线条变得模糊，“眼”开启得小了，因此，“眼”张开的大小表示了失真的程度，反映了码间串扰的强弱。

## 2.5.2 常见问题分析

### (1) 示波器无法检测到眼图测试的触发信号

首先，检查测试的硬件连接是否正确，示波器的配置是否正确。然后，确认下发送的命令是否正确，并从示波器观察下是否有检测到如图 3 或者图 5 的测试波形。

### (2) 测试的眼图严重失真

测试操作的错误，会导致测试的眼图出现严重的失真，比如幅度失真、信号塌陷。如图 2-8 所示，USB 眼图的信号幅度比标准的大一倍，这一般是因为测试夹具挂的 D+和 D-没有挂上 50 欧的终端电阻。如图 2-9 所示，USB 眼图的信号中间有明显的塌陷，这一般是因为没有将测试夹具的开关切到 ON 档。






图 2-8 USB 眼图失真——幅度增大一倍




图 2-9 USB 眼图失真——信号塌陷

### (3) USB 眼图没有张开

如图 2-10 所示，USB 眼图没有张开，会压到 USB 的测试模板。




图 2-10 USB 眼图没有张开

首先，确认 USB 的 DP 和 DM 线上是否连接了内部电容较大的 ESD 或者电子开关，如果有，可以去掉这些器件再测试下。其次，可以对 USB PHY 的驱动强度和上升沿、下降沿进行微调，请联系负责 USB 驱动的工程师协助调试。

#### (4) USB 眼图模糊甚至布满血丝

如图 2-11 所示，USB 眼图的轮廓线条模糊，说明 USB 的串扰十分严重，还可能存在噪声干扰。




图 2-11 USB 眼图模糊

首先，确认 USB 的 DP 和 DM 线上是否连接了内部电容较大的 ESD 或者电子开关，如果有，可以去掉这些器件再测试下。其次，检查使用的 USB 电缆是否存在阻抗匹配不好的问题，或者换条 USB 电缆重新测试。最后，检查 USB 的 PCB 走线、USB 的 24MHz 时钟源等与 USB 相关的硬件电路。



### 3 USB2.0 HUB compliance test

USB2.0 HUB 的 compliance test 包括了 upstream port 和 downstream ports，但实际上，我们一般只需测试提供给用户使用的 downstream ports。因此，本文档只提供了测试 USB2.0 HUB downstream ports 的 compliance test 方法。

常见的 USB2.0 HUB 型号主要有：FE1.1、FE1.1S、GL850、GL852、USX2064、HX2VL 等。常见的 HSIC HUB 型号主要有：USB4604、GL850H。对于 USB2.0 HUB，RK 平台有两种测试方法，详见下面的方法 1-命令测试和方法 2-脚本测试，**对于 HSIC HUB，只能使用方法 2-脚本测试。**

#### 方法 1-命令测试

该测试方法与“[2.3.2 USB2.0 Host 测试命令](#)”类似。测试步骤如下：

Step1. 确定 HUB 连接的 HOST 控制器，并查 2.3.2 节的测试命令表格，找到 HOST 控制器对应的测试命令；

Step2. 搭建测试环境，参考“[2.4 测试步骤](#)”，将测试夹具连接到待测试的 HUB port；

Step3. 执行测试命令，开始测试

NOTE: 不同的 HUB downstream ports，测试命令和测试方法都是一样的。

#### 方法 2-脚本测试

相比使用命令测试，脚本测试方法较复杂，需要编译和运行脚本，但更具有通用性，可以测试所有类型的 HUB，包括 HSIC HUB。

Step1. 编译测试脚本

脚本源码和编译方法见[《usb2.0 hub Compliance test script》](#)，该脚本适用于 kernel V3.3 以后的内核，早期的 kernel 版本请自行修改测试脚本源码。

Step2. 执行测试脚本

首先，将编译生成的可执行文件 linux-eye 拷贝到系统的 data 目录下，并 chmod 777 linux-eye。

执行测试脚本 linux-eye，并根据脚本的提示输入测试命令，如下：

**NOTE: 红色的字体，表示根据测试需要，而输入的测试命令。**

```
[root@hari LinuxEye]# ./linuxEye
```

**LinuxEye - select one of the following hub for testing.**

**[ 0] 4-port Full-Speed hub at tier 2 of Bus 3**

**(VID: 0451, PID: 1446, Address: 3)**

[ 1] 4-port High-Speed hub at tier 2 of Bus 1

(VID: 1A40, PID: 0101, Address: 15)

[ 2] 4-port High-Speed hub at tier 2 of Bus 1

(VID: 1A40, PID: 0101, Address: 10)

[ 3] 7-port High-Speed hub at tier 3 of Bus 1

(VID: 1A40, PID: 0201, Address: 50)

Please enter [0 ~ 3] to select a hub or 'q' to quit: **2** (表示共有 4 个 HUB, 测试 HUB[2])

[ 1] is connected to Low-Speed device

[ 2] is open

[ 3] is connected to High-Speed device

[ 4] is connected to Low-Speed device

Please enter [1 ~ 4] to select a port or 'q' to quit: **2** (表示测试 HUB 的第 2 个 port)

LinuxEye - Start testing port 2 of device 10 on bus 1

Type 'q' to stop the test: **q**

[root@hari LinuxEye]#

## 4 USB3.0 compliance test

USB3.0 是双总线架构，在 USB2.0 的基础上增加了超高速（Super Speed）总线部分。超高速总线的信号速率达到 5Gbps，采用 ANSI 8b/10b 编码，全双工方式工作，最大支持的电缆长度达 3 米。下图是典型的 USB3.0 的总线架构。




图 4-1 USB3.0 总线架构

### 4.1 USB3.0 新增测试规范

一致性校准和测试在一致性通道末端进行

一致性通道用来表征测试 TX 和 RX 时最差的互连通道情况

Host: 3 米电缆+5 英寸的走线;

Device: 3 米电缆+11 英寸走线;

TX 测试允许使用通道嵌入,选择黄金 S 参数做嵌入测试

需要计算基于  $10^{-12}$  误码率的 DJ, RJ 和 TJ

增加了 10Mhz, 20Mhz 和 33Mhz 一致性 Pj 测试频点

后处理需要使用 CTLE 均衡器, 在均衡器后观察和分析眼图及其参数

由于 5Gbps 的信号经过长电缆和 PCB 传输以后有可能眼图就张不开了, 所以 USB3.0 的芯片接收端内部会提供 CTLE(连续时间线性均衡)功能以补偿高频损耗。所以测试时示波器的测试软件也要能支持 CTLE 才能得到真实的结果。

Device 接收端眼图幅度校准标准为 145mVp-p

Host 接收端眼图幅度标准为 180mVpp

USB3.0 的电气性能测试分为发送信号测试(Tx)、接收容限测试(Rx Tolerance Compliance Test)以及电缆/连接器的测试。本文档主要介绍 Tx 测试方案。

## 4.2 Tx 测试端要求

在进行发送端测试时，要求测试对象发出特定的测试码型，实时示波器对该码型进行眼图分析，测量信号的幅度、抖动、平均数据率及上升 / 下降时间。USB3.0 针对超高速部分的信号测试与以前 USB2.0 的测试方法有较大的不同。

首先，由于 USB3.0 SuperSpeed 的信号速率达到 5Gbps，同时信号的幅度更小，因此测试中需要 12GHz 以上带宽的示波器，同时要示波器的底噪声更低才能保证准确的测量。

其次，USB 3.0 发送端测试，不是用夹具直接连接 DUT，其定义的被测点是“一致性通道 (Compliance Channel)”的末端。一致性通道模拟 PCB 走线和电缆对信号的影响。对于 HOST 的测试，它模拟的是 3m 长电缆+5 英寸 PCB 走线的影响；对于 Device 的测试，它模拟的是 3m 长电缆+11 英寸 PCB 走线的影响。USB3.0 的测试规范里会以 S 参数文件的形式提供一致性通道的模型。在真正测试时是用测试夹具直接连接 DUT，然后用示波器的 S 参数嵌入的方式加入通道影响。如图 4-2，TP1 为示波器的测试点。




图 4-2 Tx 测试模型




Table 6-12. Normative Transmitter Eye Mask at Test Point TP1

Signal Characteristic	Minimal	Nominal	Maximum	Units	Note
Eye Height	100		1200	mV	2, 4
Dj			0.43	UI	1,2,3
Rj			0.23	UI	1,2,3, 5
Tj			0.66	UI	1,2,3

图 4-3 TX 测试眼图要求

**Table 6-10. Transmitter Normative Electrical Parameters**

Symbol	Parameter	5.0 GT/s	Units	Comments
UI	Unit Interval	199.94 (min) 200.06 (max)	ps	The specified UI is equivalent to a tolerance of $\pm 300$ ppm for each device. Period does not account for SSC induced variations.
$V_{TX-DIFF-PP}$	Differential p-p Tx voltage swing	0.8 (min) 1.2 (max)	V	Nominal is 1 V p-p
$V_{TX-DIFF-PP-LOW}$	Low-Power Differential p-p Tx voltage swing	0.4 (min) 1.2 (max)	V	Refer to Section 6.7.2. There is no de-emphasis requirement in this mode. De-emphasis is implementation specific for this mode.
$V_{TX-DE-RATIO}$	Tx de-emphasis	3.0 (min) 4.0 (max)	dB	Nominal is 3.5 dB

图 4-4 TX 测试电气参数要求

## 4.3 Tx 端测试项目

LFPS(近端)

SSC(近端)

Tx(近端/远端)：眼图；Tj， Rj， Dj；幅度




图 4-5 Agilent 示波器 Tx 测试选项



#### 4.4 USB3.0 TX 一致性测试模式[Compliance Mode]

根据 USB3.0 spec 规定,USB3.0 控制器要先进入 Compliance Mode,才能开始信号完整性测试。如图 3-2 所示,在 Polling 阶段的第一个 LFPS timeout 后,就会从 Polling.LFPS 退出到 Compliance Mode。




图 4-6 进入 Compliance Mode 的流程

## 4.5 USB3.0 Tx 测试方案

对于发送信号的测试，Agilent 推荐使用 90000 系列示波器(提供高达 13GHz 的带宽)，配上自动的一致性测试软件 U7243A 和测试夹具 U7242A 来完成 USB 3.0 规范要求的发送端测试和验证。




图 4-7 Agilent USB3.0 Tx 测试方案




图 4-8 Agilent USB3.0 测试夹具 U7242A

## 4.5.1 Device Tx 测试方案

### 测试注意点:

- 1). 测试前，通过查询 USB3 控制器对应的 debug 节点，确认 USB3 控制器处于 device mode。

```
cat /sys/kernel/debug/xxxx.dwc3/mode (xxxx 表示 USB3 控制器基地址)
```

返回的值如果为 “device”，表示当前为 device mode，如果不是 device mode，则执行：

```
echo device > /sys/kernel/debug/xxxx.dwc3/mode
```

- 2). 测试 Device Tx 时，不用输入任何测试命令，只要按照测试步骤操作，将 Device 连接到测试夹具，USB 控制器就会自动进入 Compliance mode。而测试 host Tx 时，需要输入测试命令，在 4.5.2 节会详细描述。

执行如下命令，可以查询控制器是否进入 Compliance mode

```
cat /sys/kernel/debug/xxxx.dwc3/link_state (xxxx 表示 USB3 控制器基地址)
```

返回的值如果为 “compliance”，表示控制器已进入 Compliance mode。

- 3). 测试 Device Tx 时，VBus 不能自供电，否则会导致 USB3 控制器无法进入 Compliance mode。

VBus 的供电需要由测试夹具 U7242A 提供，可以通过 USB 线将测试夹具的 USB 供电口与示波器或者 PC 的 USB 口连接，实现 5v VBus 供电。

- 4). 下面介绍的 Device Tx 测试方案，是基于 Agilent 示波器（型号：DSO91204A）和测试夹具 U7242A。

## Device Tx 测试步骤:

### 1). 自动化测试软件设置





图 4-9 Device 自动化测试软件设置

注： Channel Setting 的设置如下：



- **Normal Channel** – This option turns on the InfiniiSim function on the channel under test that uses a standard super speed connector.
- **MicroB** – This option turns on the InfiniiSim function on the channel under test that uses a MicroB super speed connector.
- **Tethered** – This option turns on the InfiniiSim function on the channel under test that has an attached cable.
- **None** – No embed or de-embed takes place and the original differential source is used to perform the analysis.

Channel Settings 默认选择 Normal Channel，即嵌入 S 参数，来模拟 3m 长 usb cable + 5”PCB 走线的影响。因此，要求测试时，用测试夹具直接连接待测试设备（DUT）。如果测试使用的 usb cable 太长（大于 10 cm），可能导致 Far End 测试 fail，建议 Channel Settings 选择 None，或者使用小于 10cm 的短线测试。



## 2). 选择测试项目

勾选 All USB3 Tests，可选择全部 USB3.0 Tx 一致性测试项目。




图 4-10 选择所有测试项目

## 3). 配置测试条件

将 Automate Test Pattern Change 设置为 Auto，其余使用默认配置即可。




图 4-11 配置测试条件

## 4). 连接示波器、夹具和被测件

按照示波器的提示进行连接，如下图所示。VBUS 5V 供电也要连接。




图 4-12 连接示意图

LFPS 测试的参考连接实物图如下所示：





图 4-13 LFPS 参考连接实物图

## 5). 开始 Tx 测试

5.1) 测试过程中，自动化软件提示进行需要进行的操作。



进行 LFPS 测试前，要先断开 USB3.0 夹具和被测件，然后点击“OK”，再重新连接到夹具。

图 4-14 LFPS 测试




图 4-15 LFPS 测试



自动化软件提示操作步骤，提供 LFPS 参考波形。




图 4-16 LFPS 参考波形

5.2) LFPS 测试完成后，开始 SSC 测试，自动化软件提示更改示波器、夹具和被测件的连接。




图 4-17 SSC 测试

5.3) SSC 测试完成后，开始眼图/抖动测试，自动化软件提示更改示波器、夹具和被测件的连接。




图 4-18 眼图/抖动测试

5.4) 测试完成，自动生成测试报告，查看测试报告



## USB3.1 Test Report

Overall Result: PASS

Test Configuration Details	
Device Description	
10GTransFunc	C:\Users\Public\Documents\Infiniium\Apps\USB3Test\TransferFunctions\USB3Gen2ReferenceChannel_Fixture.tf4
5GTransFunc	C:\Users\Public\Documents\Infiniium\Apps\USB3Test\TransferFunctions\USB3_TX_Host_Channel.tf4
Input File Path	Device 1
Input Signal Type	Live signal
AdcMode	AUTO
DC Gain	0
Reference Clock	SSC
De-emphasis Mode	-3.5 dB
Device	Host
Device ID:	Device 1
Test Session Details	
Infiniium SW Version	05.52.0004
Infiniium Model Number	DSO91304A
Infiniium Serial Number	MY52260147
Application SW Version	2.01
Debug Mode Used	No
Compliance Limits (official)	USB 3.1 Specification version 1.0
Last Test Date	2016-03-29 10:03:57 UTC +08:00


Margin Thresholds	
Warning	< 2 %
Critical	< 0 %

Pass	# Failed	# Trials	Test Name	Worst Actual	Worst Margin	Pass Limits
✓	0	2	<a href="#">5G LFPS Peak-Peak Differential Output Voltage</a>	897.4 mV	24.4 %	800.0 mV <= VALUE <= 1.2000 V
✓	0	2	<a href="#">5G LFPS Period (tPeriod)</a>	41.6532 ns	27.1 %	20.0000 ns <= VALUE <= 100.0000 ns
✓	0	2	<a href="#">5G LFPS Burst Width (tBurst)</a>	939.4 ns	42.4 %	600.0 ns <= VALUE <= 1.4000 μs
✓	0	2	<a href="#">5G LFPS Repeat Time Interval (tRepeat)</a>	10.0303 μs	49.6 %	6.0000 μs <= VALUE <= 14.0000 μs
✓	0	2	<a href="#">5G LFPS Rise Time</a>	320.2 ps	92.0 %	VALUE <= 4.0000 ns
✓	0	2	<a href="#">5G LFPS Fall Time</a>	326.4 ps	91.8 %	VALUE <= 4.0000 ns
✓	0	2	<a href="#">5G LFPS Duty cycle</a>	51.3539 %	43.2 %	40.0000 % <= VALUE <= 60.0000 %
✓	0	2	<a href="#">5G LFPS AC Common Mode Voltage</a>	42.6 mV	57.4 %	VALUE <= 100.0 mV
✓	0	1	<a href="#">5G TSSC-Freq-Dev-Min</a>	-5.014726 kppm	17.8 %	-5.300000 kppm <= VALUE <= -3.700000 kppm
✓	0	1	<a href="#">5G TSSC-Freq-Dev-Max</a>	25.001 ppm	45.8 %	TSSCMin ppm <= VALUE <= TSSCMax ppm
✓	0	1	<a href="#">5G SSC Modulation Rate</a>	31.500990 kHz	50.0 %	30.000000 kHz <= VALUE <= 33.000000 kHz
✓	0	1	<a href="#">5G SSC Slew Rate</a>	5.350 ms	46.5 %	VALUE <= 10.000 ms
✓	0	1	<a href="#">5G Short Channel Random Jitter</a>	70 mUI	69.6 %	VALUE <= 230 mUI
✓	0	1	<a href="#">5G Short Channel Maximum Deterministic Jitter</a>	221 mUI	48.6 %	VALUE <= 430 mUI
✓	0	1	<a href="#">5G Short Channel Total Jitter at BER-12</a>	291 mUI	55.9 %	VALUE <= 660 mUI
✓	0	1	<a href="#">5G Short Channel Template Test</a>	0.000	100.0 %	VALUE = 0.000
✓	0	1	<a href="#">5G Short Channel Differential Output Voltage</a>	166.3 mV	6.0 %	100.0 mV <= VALUE <= 1.2000 V
✓	0	1	<a href="#">5G Far End Random Jitter (CTLE ON)</a>	69 mUI	70.0 %	VALUE <= 230 mUI
✓	0	1	<a href="#">5G Far End Maximum Deterministic Jitter (CTLE ON)</a>	211 mUI	50.9 %	VALUE <= 430 mUI
✓	0	1	<a href="#">5G Far End Total Jitter at BER-12 (CTLE ON)</a>	280 mUI	57.6 %	VALUE <= 660 mUI
✓	0	1	<a href="#">5G Far End Template Test (CTLE ON)</a>	0.000	100.0 %	VALUE = 0.000
✓	0	1	<a href="#">5G Far End Differential Output Voltage (CTLE ON)</a>	113.7 mV	1.2 %	100.0 mV <= VALUE <= 1.2000 V

Trial 2

Trial 2: Burst Width Screen Capture


Keysight Infiniium : Tuesday, March 29, 2016 9:58:32 AM



Trial 1


LFPS Burst Width






LFPS Repeat Time Interval


Trial 1: Non-Transition Eye Diagram



Trial 1: Transition Eye Diagram



Short Channel Eye Diagram



Far End Eye Diagram

图 4-19 测试报告

## 4.5.2 Host Tx 测试方案

### 测试注意点:

- 1). 测试 Host Tx 时, 需要输入测试命令, XHCI 控制器才能进入 Compliance mode。(对比: 测试 Device Tx 时, 不需要输入测试命令)。不同的 SoC, Host Tx 测试命令有所不同(主要是因为 XHCI 的 base address 不同), 具体见表 8。
- 2). 测试 Host Tx 时, VBus 需要对外输出 5v 供电。而测试夹具 U7242A 则不需要 5v VBus 供电。(这与 Device Tx 测试恰好相反)。
- 3). 下面介绍的 Host Tx 测试方案, 是基于 Agilent 示波器(型号: DSO91204A)和测试夹具 U7242A。



## Host Tx 测试命令:

表 8 Host Tx 测试命令

控制器 芯片	USB3 XHCI-0	USB3 XHCI-1
RK3366	io -4 0xff500430 0x0a010340	
RK3399	io -4 0xfe800430 0x0a010340	io -4 0xfe900430 0x0a010340
RK3228H	io -4 0xff600430 0x0a010340	

说明:

- 1). 需要先将测试夹具连接到待测的 usb3 port, 然后再输入测试命令;
- 2). 输入完命令后, 不会马上生效, 而是要连接到示波器的测试夹具, 并且在 First LFPS timeout 后, XHCI 才会进入 Compliance mode。
- 3). 测试命令解析:

设置 XHCI 控制器寄存器 **PORTSC.PLS = 10**, **PORTSC.LWS = 1**

Bits	Description												
8:5	<p><b>Port Link State (PLS) – RWS.</b> Default = RxDetect ('5'). This field is used to power manage the port and reflects its current link state.</p> <p>When the port is in the <b>Enabled</b> state, system software may set the link U state by writing this field. System software may also write this field to force a <b>Disabled</b> to <b>Disconnected</b> state transition of the port.</p> <table> <tr> <th>Write Value</th><th>Description</th></tr> <tr> <td>0</td><td>The link shall transition to a U0 state from any of the U states.</td></tr> <tr> <td>2<sup>e</sup></td><td>USB2 protocol ports only. The link should transition to the U2 State.</td></tr> <tr> <td>3<sup>d</sup></td><td>The link shall transition to a U3 state from the U0 state. This action selectively suspends the device connected to this port. While the <i>Port Link State</i> = U3, the hub does not propagate downstream-directed traffic to this port, but the hub shall respond to resume signaling from the port.</td></tr> <tr> <td>5</td><td>USB3 protocol ports only. If the port is in the <b>Disabled</b> state (<i>PLS</i> = Disabled, <i>PP</i> = 1), then the link shall transition to a RxDetect state and the port shall transition to the <b>Disconnected</b> state, else ignored.</td></tr> <tr> <td>10</td><td>USB3 protocol ports only. Shall enable a link transition to the <b>Compliance</b> state, i.e. <i>CTE</i> = '1'. Refer to section 4.19.1.2.4.1 for more information.</td></tr> </table>	Write Value	Description	0	The link shall transition to a U0 state from any of the U states.	2 <sup>e</sup>	USB2 protocol ports only. The link should transition to the U2 State.	3 <sup>d</sup>	The link shall transition to a U3 state from the U0 state. This action selectively suspends the device connected to this port. While the <i>Port Link State</i> = U3, the hub does not propagate downstream-directed traffic to this port, but the hub shall respond to resume signaling from the port.	5	USB3 protocol ports only. If the port is in the <b>Disabled</b> state ( <i>PLS</i> = Disabled, <i>PP</i> = 1), then the link shall transition to a RxDetect state and the port shall transition to the <b>Disconnected</b> state, else ignored.	10	USB3 protocol ports only. Shall enable a link transition to the <b>Compliance</b> state, i.e. <i>CTE</i> = '1'. Refer to section 4.19.1.2.4.1 for more information.
Write Value	Description												
0	The link shall transition to a U0 state from any of the U states.												
2 <sup>e</sup>	USB2 protocol ports only. The link should transition to the U2 State.												
3 <sup>d</sup>	The link shall transition to a U3 state from the U0 state. This action selectively suspends the device connected to this port. While the <i>Port Link State</i> = U3, the hub does not propagate downstream-directed traffic to this port, but the hub shall respond to resume signaling from the port.												
5	USB3 protocol ports only. If the port is in the <b>Disabled</b> state ( <i>PLS</i> = Disabled, <i>PP</i> = 1), then the link shall transition to a RxDetect state and the port shall transition to the <b>Disconnected</b> state, else ignored.												
10	USB3 protocol ports only. Shall enable a link transition to the <b>Compliance</b> state, i.e. <i>CTE</i> = '1'. Refer to section 4.19.1.2.4.1 for more information.												

Note: The *Port Link State Write Strobe* (LWS) shall also be set to '1' to write this field.

For USB2 protocol ports: Writing a value of '2' to this field shall request LPM, asserting L1 signaling on the USB2 bus. Software may read this field to determine if the transition to the U2 state was successful. Writing a value of '0' shall deassert L1 signaling on the USB. Writing a value of '1' shall have no effect. The U1 state shall never be reported by a USB2 protocol port.

Read Value	Meaning
0	Link is in the <b>U0 State</b>
1	Link is in the <b>U1 State</b>
2	Link is in the <b>U2 State</b>
3	Link is in the <b>U3 State</b> (Device Suspended)
4	Link is in the <b>Disabled State</b> <sup>f</sup>
5	Link is in the <b>RxDetect State</b> <sup>g</sup>
6	Link is in the <b>Inactive State</b> <sup>h</sup>
7	Link is in the <b>Polling State</b>
8	Link is in the <b>Recovery State</b>
9	Link is in the <b>Hot Reset State</b>
10	Link is in the <b>Compliance Mode State</b>
11	Link is in the <b>Test Mode</b> <sup>i</sup> State
12-14	Reserved
15	Link is in the <b>Resume State</b> <sup>j</sup>

- 16 **Port Link State Write Strobe (LWS) – RW.** Default = '0'. When this bit is set to '1' on a write reference to this register, this flag enables writes to the *PLS* field. When '0', write data in *PLS* field is ignored. Reads to this bit return '0'.

## Host Tx 测试步骤:

### 1). 自动化测试软件设置




图 4-20 Host 自动化测试软件设置

### 2). 选择测试项目

与 Device Tx 一致，见 Device Tx 测试方案。

### 3). 配置测试条件

与 Device Tx 一致，见 Device Tx 测试方案。

### 4). 连接示波器、夹具和被测件

与 Device Tx 类似，见 Device Tx 测试方案。

不同点：

I). 测试夹具不需要 5V 供电；

II). SMA cable 和待测试的器件应连接到测试夹具的 Host test 接口；

### 5). 开始 Tx 测试

测试流程与 Device Tx 类似，见 Device Tx 测试方案。

不同点：

I). 先将测试夹具连接到待测的 USB3 Port，再通过串口或者 adb 输入测试命令，测试命令可以查表 8。

注：建议在测试夹具连上待测的 USB3 Port 后，立即输入测试命令。

XHCI 控制器不会立即进入 Compliance mode，并且在 First LFPS timeout 后，才会自动进入 Compliance mode。

II) 输入完测试命令后，按照自动化软件的提示连接测试夹具，开始测试。