

Ⅰ 第二章 微机原理

n第1节 8088CPU内部组成

n第2节 数字电路和常用IC

n第3节 8088CPU外部结构

n第4节 8088CPU总线时序

▮本章重点

n8088内部结构

n8088外部引脚;

n8088内部寄存器;

n8088的存储器组织;

n8088的工作时序

n数字电路回顾:常用门和IC芯片

0 0 0 0	
0 0 0 0 0	
0 0 0 0	
0 0 0 0 0	
0 0 0 0 0	
 0 	
0 0 0 0 0	第1节 8088CPU内部组成
0 0 0 0 0	
0 0 0 0	
0 0 0 0 0	
0 0 0 0	

I 8088/8086 MPU

n相同点

u16位CPU:内部寄存器16位

u20根地址线: 1MB内存

n差异

u数据总线


p8086: 内外16根

p8088:内部16根,外部8根:准16位机;

u指令队列


p8086: 6字节

p8088: 4字节




8088 内部结构: EU和BIU

- I EU (Execute Unit, 执行单元): 负责执行指令或运算
- I BIU (Bus Interface Unit,总线接口单元):负责读指令或数据




BIU功能和内部构成


- Ⅰ 功能
 - n 预取指令
 - u执行指令的同时从内存取下一 条或几条指令放在队列中。
 - u指令队列:6字节或4字节。
 - n 指令执行顺序
 - u顺序指令执行。
 - u转移指令执行:清除队列。
- | 构成
 - n 1)一组段寄存器+指令指针IP
 - n 2)地址加法器:将段地址和偏移地址相加,形成20位物理地址
 - n 3)指令队列缓冲器:寄存指令。
 - n 4)总线控制逻辑: 内外总线接口。



EU功能和内部构成

- Ⅰ 功能:负责执行指令或运算
 - n 从指令队列中取指令代码,译码,在 ALU中完成数据的运算,结果的特征保 存在标志寄存器中。
- Ⅰ 内部构成
 - n 1) ALU: 执行基本运算和处理.
 - n 2) 一组通用寄存器 + 标志寄存器
 - n 3) EU控制系统: 队列控制和时序控制





8088并行工作方式:流水线

- I 指令预取队列的存在使EU和BIU可同时工作
- Ⅰ 2级流水线



8086/8088 CPU的特点

- Ⅰ 采用并行流水线工作方式
- 支持多处理器系统
- Ⅰ 片内无浮点运算部件,浮点运算由数学协处理器8087 支持(也可用软件模拟)
 - n注: 80486DX以后的CPU均将数学协处理器作为标准部件集成到CPU内部
- 对内存空间实行分段管理

0 0 0 0	
0 0 0 0 0	
0 0 0 0 0	
0 0 0 0 0	
 	
	第2节 8088的运行(执行)环境
0 0 0 0 0	
00000	
0 0 0 0 0	
00000	
0 0 0 0 0	
00000	

Ⅰ 8088的运行(执行)环境 n寄存器 n内存空间 n堆栈 (Stack) **n**I/0端口

14个基本寄存器

- I 8个通用寄存器(General Registers)
- I 1个标志寄存器(F: Flags Register);
- I 1个指令指针寄存器 (IP: Instruction Point Register)
- I 4个段寄存器(Segment Registers)。

nCS,DS,SS,ES

数据 AH AL BH BL CH CL DH DL

AX 累加器

BX 基址寄存器

CX 计数据器

DX 数据寄存器

FLAGS	标志寄存器
ΙP	指令指针

rat. t.t	SI
地址	DI
寄存	BP
器	SP

源地址寄存器 目的寄存器 基址寄存器 堆栈指针

CS
SS
DS
ES

代码段寄存器 堆栈段寄存器 数据段寄存器 附加段寄存器

4个数据寄存器:AX,BX,CX和DX

- Ⅰ 常用来存放参与运算的操作数或运算结果
- Ⅰ 16位数据寄存器,分为8个8位寄存器
 - n AX: AH, AL
 - n BX: BH, BL
 - n CX: CH, CL
 - n DX: DH, DL
- Ⅰ 8位可以单独操作,不影响另外8位

Ⅰ习惯使用

nAX: 累加器。多用于存放中间运算结果。使用频 度最高,用于算术、逻辑运算以及与外设传送信息等;

nBX:基址寄存器。常用于存放内存地址;

nCX: 计数寄存器。用于在循环或串操作指令中存放循环次数或重复次数;

nDX:数据寄存器。在32位乘除法运算存放高16位数;

Ⅰ 寄存器的特殊使用 nAX—操作数和结果数据的累加器; nBX—在DS段中数据的指针; nCX—串和循环操作的计数器; nDX—I/O指针(端口地址);

4个段寄存器:CS,DS,ES和SS

Ⅰ 用于存放逻辑段的段基地址

nCS: 代码段寄存器 Code Segment

u代码段用于存放指令代码

nDS: 数据段寄存器 Data Segment

nES: 附加段寄存器 Extended Segment

u数据段和附加段用来存放操作数

nSS: 堆栈段寄存器 Stack Segment

u堆栈段用于存放返回地址,

u保存寄存器内容,传递参数

2个指针寄存器:SP和BP

I SP,BP

n指针寄存器,用于寻址堆栈内的数据

n与段寄存器SS联合使用,确定堆栈中的单元地址

I SP

n堆栈指针寄存器,其内容为栈顶的偏移地址;

I BP

n基址指针寄存器,表示数据在堆栈中的基地址。

I BX与BP在应用上的区别 n作为通用寄存器,二者均可用于存放数据; nBX通常用于寻址数据段DS或扩展ES段 nBP则通常用于寻址堆栈段SS。

2个变址寄存器:SI和DI

- I SI,DI
 - n常用于指令的间接寻址或变址寻址。
- I SI: 源变址寄存器
 - n指向DS段中的数据指针、串操作的源指针;
- I DI: 目的变址寄存器
 - n指向ES段中的数据指针、串操作的目标指针;

1个指令指针寄存器:IP

- I 存储CPU将要执行的下一条指令的偏移地址;
- I CPU在执行完一条指令之后,会自动将下一条指令的偏移地址存入到IP中。

1个状态标志寄存器: F

Ⅰ 16位,包含9个标志位(6个状态位,3个控制位)

n状态位:标示算术、逻辑运算的结果状态

n控制位:控制CPU的下一步操作

n状态位的例子

u0F(0verflow Flag),溢出标志位

p功能: 标示符号数的运算结果是否溢出

n控制位的例子

uDF(Direction Flag),方向位

p功能:用于控制字符串操作的地址步进方向

8088的存储器结构

Ⅰ 存储空间


n20根地址线: 1M


Ⅰ 问题:

n寄存器16位,如何生成20

位地址?

n解决:存储器分段





Ⅰ 分段管理

- n 段起始地址(20位)的高十六位称为该段的段地址
 - u段地址放在DS、SS、CS、ES中
- n 段内某个单元到段首的偏移称为偏移地址(有效地址EA);
 - u偏移地址放在BX、SI、DI、 BP 、SP、IP中。
 - u最大段: 64K = 2¹⁶B
- n 物理地址 =段地址(16位)*10H+偏移(16位)
- n例如

DS:BX (数据区)

DS:SI (数据区)

SS:SP (堆栈区)

CS:IP (代码区)

I 物理地址 = 段地址 (16位) * 10H + 偏移 (16位) DS ES 地址加 数据总线 SS AB**CS** 法 IP

数据存放规律

Ⅰ 字节数据

n一单元存放一个数

例子: E4H 放在 00001H单元;

Ⅰ 字数据

n2单元: "低对低,高对高"

n字的地址: 2个单元中的低地址

例子: 76E4H放在00001H地址中

Ⅰ 字符串

n按字符顺序按地址递增存放。

Ⅰ 机器指令(机器码):

n按字节顺序按地址递增存放,同字符串的放置方式

如: MOV BX, AX; 89C3H, 放在00004H单元

<i>0 0000H</i>	23H
<i>0 0001H</i>	E4H
<i>0 0002H</i>	76H
<i>0 0003H</i>	1 0 1 0 0 1 0 1
<i>0 0004H</i>	89H
<i>0 0005H</i>	СЗН
<i>0 0006H</i>	21H

F FFEH 41H F FFFH 42H


Ⅰ 练习题 n00002H单元存放的字节/字/双字节指令为多少? 0 0000H 23H 0 0001H E4H 76H 0 0003H 0 0004H 89H 0 0005H C3H *0 0006H* 21H F FFEH 41H

42H

F FFFH

堆栈

Ⅰ 例子: 子程序调用的过程



n调用发生后,主程序在CPU中的运行环境被破坏。 n调用返回时,必须恢复主程序之前的运行环境

I 堆栈 (STACK)

- n 功能一: 在子程序调用和中断服务时存储现场数据;
- n特殊内存
 - u "后进先出" (LIFO)存储
 - 山堆栈一端固定(栈底),另一端活动(栈顶),数据只允许从 栈顶存取(进或出)
 - u栈指针:指示栈顶位置(Stack Poniter, SP)
- n堆栈的伸展方向
 - u栈底的地址大,栈顶的地址小
- n栈的操作(PC)
 - u入栈:将一个数存入栈顶,并改变SP (变小)
 - u出栈:从栈顶读出一个数据,并改变SP(变大)

Ⅰ 入栈操作

n PUSH SRC; SRC 代表寄存器或存储单元地址

n 功能: 将寄存器或存储单元中的一个字压入堆栈

n操作:

u "先减后入": SP-1 → SP, 字高位 → [SP]

SP-1 → SP, 字低位 → [SP]


n结果: SP-2,数据高对高,低对低存放。

n例: AX=1122H,BX=3344H

SS=095BH, SP=0040H

执行: PUSH AX ;SP=003EH

PUSH BX ;SP=003CH



Ⅰ出栈操作

n POP DST; DST 代表寄存器或存储单元地址

n 功能: 将栈顶一个字传送到寄存器或存储单元中

n操作

u "先出后加": [SP] → 字低位, SP+1 → SP


[SP] → 字高位 , SP+1 → SP

n结果: SP+2,数据低对低,高对高存放

n 例: 上述前一例子中再执行:

POP CX; CX=3344H, SP=003EH

POP DX; DX=1122H, SP=0040H



PUSHA

```
(Push All)将所有(8个)16位通用寄存器存入堆栈。
nTemp \leftarrow (SP);
nPush (AX);
nPush (CX);
nPush (DX);
nPush (BX);
nPush (Temp); //SP
nPush (BP);
nPush (SI);
nPush (DI);
```

POPA

```
I Pop All,自堆栈弹出至相应的16位通用寄存器。
 nDI←Pop();
 nSI←Pop();
 nBP←Pop();
 nSP增量2(跳过堆栈的下2个字节)
 nBX←Pop();
 nDX←Pop();
 nCX←Pop();
 nAX←Pop();
```

I Flag寄存器出/入栈

n命令格式

PUSHF; F入栈, SP-2 → SP

POPF;F出栈, SP+2→SP

n功能: 保护和恢复状态标志寄存器Flag

Ⅰ 注意:

n栈操均以字为单位,下列指令均错:


PUSH AL

POP DH

nPUSH与POP成对,避免堆栈溢出或程序出错;

n堆栈实为内存区,还可按数据区的方法对其操作。


0 0 0 0 0	
00000	
0 0 0 0 0	
00000	
0 0 0 0 0	
	
0 0 0 0 0	第3节 数字电路和常用IC芯片
00000	
0 0 0 0 0	
00000	
0 0 0 0 0	




Ⅰ 电路中两类信号

n模拟信号: 在时间上和幅值上均连续的信号

n数字信号: 在时间上和幅值上均离散的信号







Ⅰ两类电路


n模拟电路:处理模拟信号的电路


n数字电路:处理数字信号的电路



- Ⅰ 0和1: 两个数字,高低两种电平,两种逻辑,...
- Ⅰ 电路中半导体管工作在开关状态
 - n二极管工作在导通态和截止态
 - n 三极管工作在饱和态和截止态
- Ⅰ 基本逻辑运算
 - n与、或、非。
 - n任何复杂逻辑运算通过三种基本运算来实现。
- Ⅰ 使用标准化,积木式的元件/芯片构建电路系统。
 - n硬件设计"软件化"
 - nCPLD/FPGA








Ⅰ 数字电路的应用

- n通信、计算机、网络、家电、数码产品、雷达、自 动控制(数控等)、仪器仪表、电子测量等。
- n《数字电子技术》是一门极其重要的技术基础课。



逻辑代数(续)

- Ⅰ "与"运算
 - n只有决定一事件的全部条件都具备时,这件事才成立;如果有一个或一个以上条件不具备,则这件事就不成立。这样的因果关系称为"与"逻辑关系




与这뙊具诅衣					
A	$\mathbf{B} \qquad \mathbf{F} = \mathbf{A} \cdot \mathbf{B}$				
0	0	0			
0	1	0			
1	0	0			
1	1	1			

户温铝字件丰

与的逻辑功能概括:


- 1) 有"0"出"0";
- 2) 全"1"出"1"。


Ⅰ "与"运算的符号





Ⅰ 例:已知与门的输入波形,求其输出波形F。






逻辑代数(续)

I "或"运算

n在决定一事件的各种条件中,只要有一个或一个以上条件具备时,这件事就成立;只有所有条件都不具备时,这件事就不成立。这样的因果关系称为"或"逻辑关系。



或逻辑真值表					
A	В	F=A+B			
0	0	0			
0	1	1			
1	0	1			
1	1	1			


或门的逻辑功能概括:

- 1) 有"1"出"1";
- 2) 全"0"出"0".

Ⅰ "或"运算的符号




Ⅰ 例:已知或门的输入波形,求其输出波形F。



逻辑代数(续)


- Ⅰ "非"运算
 - n假定事件F成立与否同条件A的具备与否有关; 若A 具备,则F不成立; 若A不具备,则F成立。F和A之 间这种因果关系称为"非"逻辑关系
 - n逻辑表达式



非逻辑真值表

A	$F=\overline{A}$
0	1
1	0

Ⅰ "非"运算的符号






Ⅰ 例:已知非门的输入波形,求其输出波形F。

复合逻辑门

- 基本逻辑运算的复合叫做复合逻辑运算。而实现复合逻辑运算的电路叫复合逻辑门。
 - n与非门
 - n或非门
 - n异或门
 - n同或门


与非门

- "与"运算后再进行"非"运算的复合运算称为"与 非"运算。
- Ⅰ 实现"与非"运算的逻辑电路称为与非门。
- ▮ 与非门的逻辑关系表达式为: $F = A \cdot B$
- Ⅰ 与非门的逻辑符号





- I "或"运算后再进行"非"运算的复合运算称为"或非"运算,实现"或非"运算的逻辑电路称为或非门。
- I 或非门的逻辑关系表达式为: $F = \overline{A + B}$
- Ⅰ 或非门的逻辑符号:





■ 异或门的逻辑符号 $F = A \oplus B = \overline{AB} + A\overline{B}$




▮ 同或门的逻辑符号: F = A $B = \overline{A \oplus B} = \overline{AB} + AB$

$$A \longrightarrow F$$

$$B \longrightarrow F$$


其它逻辑门:三态门

- Ⅰ 三态门(简称TS门,有倒三角符号)有三种逻辑状态,即0、1、Z。第三种状态为高阻状态(Z),或禁止状态。
- Ⅰ 在普通门的基础上增加一个使能端(EN),使门原来的输出增加了一个Z态。
 - n当EN有效时,门按原逻辑工作,输出0或1;
 - n当EN无效时,门输出高阻态(Z)。
- Ⅰ 例:三态门的例子



EN =1: 使能

EN = 0: 失能, 输出Z态



EN =0: 使能


EN = 1: 失能,输出Z态

三态门的典型应用

- Ⅰ数据传输方向控制
- ■模拟开关
- Ⅰ总线存取控制

数据传输方向控制

I A和B之间进行数据传输……, EN控制传输方向




Ⅰ 思考:

nEN=1时,数据能从 <u>B</u>端传到 <u>A</u>端;

nEN=0时,数据能从_A_端传到_B_端;

数据传输方向控制

I A和B之间进行数据传输..., D控制方向,OE是使能端。



Ⅰ 思考:

n OE = 1 时, A和B之间高阻

nOE = 0时,A和B之间连通

UD = 0 时,数据能从 <u>B</u>端传到 <u>A</u>端;

uD=1时,数据能从_A端传到_B端;

模拟开关

- Ⅰ实现单刀双掷开关
- Ⅰ思考


| 答案


$$nC = 0$$

 $\mathbf{u}\mathsf{TG}_{1}$ 通,F = A;


$$nC = 1$$

 $\mathbf{u}\mathsf{TG}_2$ 通, $\mathsf{F}=B_\circ$





数据总线




多个设备物理上连在数据总线上。 必须控制存取权限,只能让最多1 个设备逻辑连接(占用)总线


ENi =1: 设备i逻辑连上总线

ENi = 0: 设备i脱离总线(Z态)

OCI'J

- Ⅰ特点
 - nOC门即集电极开路门。
 - n门电路内部输出三极管的集电极C开路
 - n使用时必须外接"上拉电阻"
 - nOC门输出端可以直接相连,实现"线与"
- I 例子: OC与非门
 - n注意: "线与"和"上拉电阻"






+5V

$$F = F_1 \cdot F_2 = \overline{AB} \cdot \overline{CD}$$

触发器——D触发器


- Ⅰ 触发器的功能和特点
 - n能储存一位二进制信息的单元电路。
 - n用于信号保持
 - n用做导通开关
 - n特点: 0-1双稳态电路
- Ⅰ 触发器与门的联系
 - n联系: 触发器是在门电路的基础上引入反馈构成的。
 - n 区别: 门是组合电路, 触发器是时序电路。
- Ⅰ 触发器的种类
 - n基本RS触发器、同步RS触发器、主从型JK触发器、**维持阻塞型D触发器**、T和T'触发器等。




Ⅰ 工作方式

n触发器在CP脉冲的上升沿产生状态变化:Q=D。而在上升沿后,D端信号变化对触发器输出状态没有影响。触发器的次态取决于CP脉冲上升沿时的D信号,

uCP上沿锁存D(阻塞D),上升后Q端维持不变。




I CP下降沿触发的触发器




Ⅰ 带清零和置1端的D触发器

I R: 置0端


IS: 置1端







锁存器——D锁存器

- Ⅰ和触发器有类似的功能
 - n具有0和1两个稳状,能自行保持。
 - n能存储一位二进制码。
- ▮区别
 - n锁存器对电平敏感,触发器对边沿敏感






D锁存器的功能表



E	D	Q	$ar{ar{arrho}}$	功能
0	×	不变	不变	保持
1	0	0	1	置0
1	1	1	0	置1



E=1时 Q=DE=0时 Q 不变

IC的基本概念

I IC

- n把若干个有源器件或无源器件及其连线,按照一定的功能要求,制作在一块半导体基片上,这样的产品叫集成电路,即IC
- n最简单的数字集成电路是集成逻辑门。
 - u常用集成门电路(TTL系列)

常用集成门电路(TTL系列)


序号	型号	名称	主要功能
1	74LS00	四2输入与非门	
2	74LS02	四2输入或非门	
3	74LS04	六反相器	
4	74LS05	六反相器	OC门
5	74LS08	四2输入与门	
6	74LS10	三3输入与非门	
7	74LS14	六反相器	施密特触发
8	74LS20	双4输入与非门	
9	74LS21	双4输入与门	
10	74LS30	8输入与非门	
11	74LS32	四2输入或门	
12	74LS64	4-2-3-2输入与或非门	
13	74LS86	四2输入异或门	
14	74LS125	四总线缓冲器	三态输出


锁存器74HC373:8D三态锁存器 I LE (Lock Enable) LE=1: Q = D; LE=0: Q不变 I OE (三态输出使能): O输出使能, 1输出失能 Q0 D0 Q1 Dl Q2 D2D3Q3 Q4 D4 Q5 D5 Qб Dб **Q7** D7 \overline{OE} LE


锁存器74HC373:8D三态锁存器


I LE: Lock Enable


I OE: 三态输出使能












74LS244 ——缓冲器(实质是三态开关)



 $1\overline{G} = 0$: 1Y = 1A

 $1\overline{G} = 1$: 1Y = Z


 $2\overline{G} = 0$: 2Y = 2A

 $2\overline{G} = 1$: 2Y = Z

特点:

8位单向缓冲器 双4位分两组 输出与输入同相

74LS245 ——缓冲器(实质是三态开关)




8位双向缓冲器 控制端E低电平有效 输出与输入同相


E: 低电平导通

DIR: 决定传输方向


DIR=1: $A \rightarrow B$

DIR=0: $B \rightarrow A$





缓冲器—— Intel 8286 (实质是三态开关)



8286

8位双向缓冲器 控制端OE低电平有效 输出与输入同相

E: 低电平导通

T: 决定传输方向

DIR = 1: $A \rightarrow B$

DIR = $0: B \rightarrow A$

数据收发器


基本芯片--编码器

Ⅰ 编码器

n 功能:将某个事件用若干(n)位二进制代码表示。

n 定义: 执行编码功能的电路通称为编码器。

n结构: 2ⁿ个输入脚(每个脚对应1个事件), n个输出引脚。



山输入: 10, 11, 12, 13 (确保每次仅一个脚输入有效)


u输出: A,B=[00, 01, 10, 11]

基本芯片--编码器

例子: 甲, 乙, 丙, 丁四人抢答

丁 丙 乙 甲






		1	A	1							$\sqrt{}$		يندر
											•		
	丁	丙	Z	甲		俞 I ₂	入 I ₁	I _o	输 A	出 B			
(1)					0	0	0	1	0	0			
(2)					0	0	1	0	0	1			
(3)					0	1	0	0	1	0			
(4)					1	0	0	0	1	1			
									~		×		

基本芯片--译码器

Ⅰ 译码器

n 功能:将某个二进制数据的含义"翻译"出来,指示唯一的某1个事件有效。

n结构: n位输入脚, 2ⁿ个输出脚(每脚对应1个事件)




n特点:每次译码,仅唯一的1个输出引脚为有效电平

u输入: AB = [00, 01, 10, 11]

山输出: Y0Y1Y2Y3= 0111, 1011, 1101, 1110


2-4译码器的真值表




输	入	输 出
A	В	$Y_3 Y_2 Y_1 Y_0$
0	0	1 1 1 0
0	1	1 1 0 1
1	0	1 0 1 1
1	1	0 1 1 1

3-8译码器

- 结构: 3个输入引脚,8个(=2³)输出引脚
- Ⅰ 功能: 输入3位二进制代码A₂A₁A₀(000~111),在唯
 - 一的某1个输出引脚上出现有效电平。







74LS138

- Ⅰ译码工作时
- I A2 A1 A0和输出

n000 →Y0低电平

n001 →Y1低电平

n010 →Y2低电平


n011 →Y3低电平


n100 →Y4低电平


n101 →Y5低电平

n110 →Y6低电平

n111 → Y7低电平







0 0 0 0			
00000			
0 0 0 0			
0 0 0 0			
 0 	<i>├</i> ├		
0 0 0 0	卫儿竹	8088微处理的外部结构	
	A1 1 1		
00000	<u> </u>		
	<u> </u>		
00000	<u> </u>		
00000	<u> </u>		
	<u> </u>		
	M1 1		
	M1 1		
	M1 1		

8088的两种工作模式


- Ⅰ最小模式
 - n构成小规模的应用系统——单处理器系统
 - n8088本身提供所有的系统总线信号
- Ⅰ最大模式
 - n构成较大规模的应用系统——多处理器系统,例如可以接入数值协处理器8087
 - n控制信号较多,8088和总线控制器8288共同形成系统总线信号


8088的两种工作模式


- ▮ 两种模式利用M/MX*引脚区别
 - nM/M*接高电平为最小模式
 - nM/M*接低电平为最大模式
 - n硬件决定工作方式
- Ⅰ 两种模式内部操作没有区别
 - n本书以最小模式展开基本原理
 - nIBM PC/XT采用最大模式


8088的外部引脚——电气特性


- ■电气特性
 - n电源VCC
 - **u** 5V ± 10% 的条件下能够工作;
 - n输入特性:
 - 低电平 0.8 V (0)
 - 高电平 2.0 V (1)
 - n输出特性:
 - 低电平 0.4 V (0)
 - 高电平 2.4 V (1)











读写信号和IO/M信号的组合

■ 由IO/M、WR和RD三个信号生成存储器读、存储器读写、I/O读、I/O写等4种信号(低电平有效)


信号名称	IO/M	WR	RD
存储器读(MEMR)	低	高	低
存储器写(MEMW)	低	低	高
I/O读(IOR)	高	高	低
I/O写(IOW)	高	低	高

读写信号和IO/M信号的组合——实现IO读信号

Ⅰ 通过RD、WR、IO/M得到IO读信号(IOR)

IO/M	RD	IOR
1	0	0
0	X	1
X	1	1

$$\overline{IOR} = \overline{IO/\overline{M}} + \overline{RD} = \overline{IO/\overline{M} \cdot \overline{RD}}$$




读写信号和IO/M信号的组合——实现IO写信号

Ⅰ 通过RD、WR、IO/M得到IO写信号(IOW)

IO/M	WR	IOW
1	0	0
0	X	1
X	1	1

$$\overline{10W} = \overline{10/M} + \overline{WR} = \overline{10/M} \cdot \overline{\overline{WR}}$$



课堂练习——实现存储器读/写信号

Ⅰ 通过RD、WR、IO/M得到存储器读/写信号(MEMR/MEMW)

IO/M	RD	MEMR
0	0	0
1	X	1
X	1	1

IO/M	WR	MEMW
0	0	0
1	X	1
X	1	1

$$\overline{\text{MEMR}} = \overline{\text{IO}/\overline{\text{M}} \cdot \overline{\text{RD}}} = \overline{\overline{\text{IO}/\overline{\text{M}} \cdot \overline{\text{RD}}}}$$

$$\overline{\text{MEMW}} = \overline{\text{IO/M}} \cdot \overline{\overline{\text{WR}}} = \overline{\overline{\text{IO/M}}} \cdot \overline{\overline{\text{WR}}}$$

Ⅰ画出它们各自或和与两种形式的电路图




读写信号和IO/M信号的组合——实现存储器读信号

Ⅰ 通过RD、WR、IO/M得到存储器读信号

IO/M	RD	MEMR
0	0	0
1	X	1
X	1	1

$$\overline{RD}$$
 \longrightarrow $+$ \longrightarrow \overline{MEMR}

$$\overline{\text{MEMR}} = \overline{\text{IO}/\overline{\text{M}} \cdot \overline{\text{RD}}} = \overline{\overline{\text{IO}/\overline{\text{M}} \cdot \overline{\text{RD}}}}$$



读写信号和IO/M信号的组合——实现存储器写信号

Ⅰ 通过RD、WR、IO/M得到信号存储器写信号


IO/M	WR	MEMW
0	0	0
1	X	1
X	1	1


$$\overline{\text{MEMW}} = \overline{\text{IO}/\overline{\text{M}} \cdot \overline{\overline{\text{WR}}}} = \overline{\overline{\text{IO}/\overline{\text{M}}} \cdot \overline{\overline{\text{WR}}}}$$


$$\overline{\mathbb{W}}$$
 \longrightarrow $+$ \longrightarrow $\overline{\mathbb{W}}$


读写信号和IO/M信号的组合——综合实现存储器和IO读写信号


Ⅰ 通过单一电路同时实现存储器和1/0的读写4个信号












8088系统总线的形成(最小系统)

- Ⅰ主要解决
 - n实现地址总线,数据总线和控制总线
 - u地址与数据的分离
 - u地址锁存

8088系统总线的形成(最小系统)


- Ⅰ电路实现方案
 - **n**用3片8位锁存器(例74LS373)实现地址锁存。ALE 为锁存控制信号, $\overline{0E}$ =0输出地址;
 - n用1片双向缓冲器(三态门, 例如74LS245)用作数据 总线隔离, DT/R控制方向, DEN作为使能信号;
 - n控制信号由8088直接产生。




8088最小系统的典型实现电路

- ▮ AD_{7~0}解复用和地址锁存
 - n先传送地址,后传送数据

- ①总线出现地址后,在ALE下降沿,地址被373锁存;
- ②总线出现地址时, DEN高电平, 245失能, 数据总线被禁止。
- ③总线出现数据时, DEN变低, 245使能, 数据总线开通。
- Ⅰ 数据传送方向的确定
 - **n**数据输出时DT/ \bar{R} 高电平,245的DIR高电平: $A \longrightarrow B$
 - n数据输出时DT/R高电平,245的DIR高电平:B← A






0 0 0 0	
0 0 0 0	
0 0 0 0 0	
0 0 0 0	
	第5节8088处理器的时序
0 0 0 0	
00000	
0 0 0 0 0	

8088处理器的时序

- Ⅰ 时序概念 (Timing)
 - n时序是指引脚信号的时间顺序关系。



- n时序描述CPU如何通过总线对外完成各种操作(总线操作):
 - u存储器读操作
 - ul/0读操作
 - u存储器写操作
 - ul/0写操作
 - u中断响应操作
 - u总线请求及响应操作

和时序相关的几个概念

- Ⅰ周期
 - n时钟周期 | 总线周期 | 指令周期
- I 时钟周期(Clock Cycle)n时钟的周期,时钟频率的倒数。 8088: 4.77MHz
- I 总线周期 (Bus Cycle)
 - nCPU通过总线与外部进行基本操作(一次数据交换) 的过程
 - nI/O读或写总线周期,存储器读或写总线周期,...
- I 指令周期(Instruction Cycle)
 - n指令经取指、译码、读写操作数到执行完成的过程 指令周期 > 总线周期 > 时钟周期

- Ⅰ 总线周期(即总线操作)的产生
 - n指令取指阶段:存储器读总线周期(读取指令代码)
 - n源操作数是存储单元的指令:存储器读总线周期
 - n目的操作数是存储单元的指令:存储器写总线周期
 - n执行IN指令: I/O读总线周期
 - n执行OUT指令: I/O写总线周期
 - nCPU响应可屏蔽中断:中断响应总线周期
- Ⅰ 空闲总线周期
 - nCPU不执行任何存储单元或I/O操作,则执行空闲周期T_i(ldle)

总线周期的构成

- Ⅰ (基本)总线周期需要4个时钟周期: T1、T2、T3和T4
 - n时钟周期也被称作"T状态" (T State)
 - n空闲时钟周期T_i,在两个总线周期之间插入。
 - n当要延长总线周期时要插入等待状态Tw(Wait)
 - u在T3和T4之间插入Tw

