


- 第二章 微机原理
  - ■第1节 8088CPU的基本原理
  - ■第2节 数字电路、常用门和IC芯片
  - ■第3节 8088CPU外部结构
  - ■第4节 8088CPU总线时序

- ●本章重点
  - ■8088内部结构
  - ■8088外部引脚;
  - ■8088内部寄存器;
  - ■8088的存储器组织;
  - ■8088的工作时序
  - ■数字电路回顾:常用门和IC芯片

	<b>0 0</b>			
000	00	第1节	8088CPU的基本原理	


#### • 8086/8088 MPU

- ■16位CPU: 内部寄存器16位;
- ■20根地址线: 1MB内存;
- ■8086和8088差异:数据总线,指令长度
  - ◆8086: 内外16根
  - ◆8088: 内部16根,外部8根:准16位机;
  - ◆8086指令队列: 6字节
  - ◆8088指令队列: 4字节




## 8088 内部结构: EU和BIU

- EU (Execute Unit, 执行单元): 负责执行指令或运算
- BIU (Bus Interface Unit,总线接口单元):负责读指令或数据




## EU功能和内部构成


- 功能:负责执行指令或运算
  - 从指令队列中取指令代码,译码,在 ALU中完成数据的运算,结果的特征保 存在标志寄存器中。
- 内部构成
  - 1) ALU: 执行基本运算和处理.
  - 2) 一组通用寄存器 + 标志寄存器
  - 3) EU控制系统: 队列控制和时序控制



## BIU功能和内部构成

- 功能
  - 具有预取指令的功能
    - ◆执行指令的同时从内存取下一 条或几条指令放在队列中。
  - 指令队列: 6字节或4字节。
  - 指令执行顺序
    - ◆顺序指令执行:指令队列存放 紧接在执行指令的下一条指令。
    - ◆执行转移指令后: 清除队列。 从新地址取指令,并立即送往 执行单元。
- 构成
  - 1)一组段寄存器+ 指令指针IP
  - 2)地址加法器:将段地址和偏移地址相加,形成20位物理地址
  - 3)指令队列缓冲器:寄存指令。
  - 4)总线控制逻辑: 内外总线接口。






### 8088并行工作方式: 流水线

- ●指令预取队列的存在使EU和BIU可同时工作
- 2级流水线



## 8086/8088 CPU的特点

- ●采用并行流水线工作方式
- ●支持多处理器系统
- 片内无浮点运算部件,浮点运算由数学协处理器**8087** 支持(也可用软件模拟)
  - ■注: 80486DX以后的CPU均将数学协处理器作为标准部件集成到CPU内部
- ●对内存空间实行分段管理



- ●8088的运行(执行)环境
  - ■寄存器
  - ■内存空间
  - ■堆栈 (Stack)
  - I/0端口

## 14个基本寄存器

- 8个通用寄存器(General Registers)
- 1个标志寄存器(F Flags Register);
- 1个指令指针寄存器 (IP: Instruction Point Register)
- 4个段寄存器(Segment Registers)。

**■**CS,DS,SS,ES

数据	AH	AL
寄存	BH	BL
	CH	CL
器	DH	DL

AX 累加器

BX 基址寄存器

CX 计数据器

DX 数据寄存器

FLAGS	标志寄存器
ΙP	指令指针

rat. t.t	SI
地址	DI
寄存	BP
器	SP

源地址寄存器 目的寄存器 基址寄存器 堆栈指针

CS
SS
DS
ES

代码段寄存器 堆栈段寄存器 数据段寄存器 附加段寄存器

## 4个数据寄存器: AX,BX,CX和DX

- ●常用来存放参与运算的操作数或运算结果
- 16位数据寄存器,分为8个8位寄存器

■ AX: AH, AL

■ BX: BH, BL

■ CX: CH, CL

■ DX: DH, DL

● 8位可以单独操作,不影响另外8位

#### ●习惯使用

■AX: 累加器。多用于存放中间运算结果。使用频 度最高,用于算术、逻辑运算以及与外设传送信息等;

■BX: 基址寄存器。常用于存放内存地址;

■CX: 计数寄存器。用于在循环或串操作指令中存放循环次数或重复次数;

■DX: 数据寄存器。在32位乘除法运算存放高16位数;

- ●寄存器的特殊使用
  - ■AX—操作数和结果数据的累加器;
  - ■BX—在DS段中数据的指针;
  - ■CX—串和循环操作的计数器;
  - ■DX—I/O指针(端口地址);

## 4个段寄存器: CS,DS,ES和SS

- ●用于存放逻辑段的段基地址
  - ■CS: 代码段寄存器 Code Segment
    - ◆代码段用于存放指令代码
  - ■DS: 数据段寄存器 Data Segment
  - ■ES: 附加段寄存器 Extended Segment
    - ◆数据段和附加段用来存放操作数
  - ■SS: 堆栈段寄存器 Stack Segment
    - ◆堆栈段用于存放返回地址,
    - ◆保存寄存器内容,传递参数

#### 2个指针寄存器: SP和BP

- SP,BP
  - ■指针寄存器,用于寻址堆栈内的数据
  - ■与段寄存器SS联合使用,确定堆栈中的单元地址
- SP
  - ■堆栈指针寄存器,其内容为栈顶的偏移地址;
- BP
  - ■基址指针寄存器,表示数据在堆栈中的基地址。

- BX与BP在应用上的区别
  - ■作为通用寄存器,二者均可用于存放数据;
  - ■BX通常用于寻址数据段DS或扩展ES段
  - ■BP则通常用于寻址堆栈段SS。

### 2个变址寄存器: SI和DI

- SI,DI
  - ■常用于指令的间接寻址或变址寻址。
- SI: 源变址寄存器
  - ■指向DS段中的数据指针、串操作的源指针;
- DI: 目的变址寄存器
  - ■指向ES段中的数据指针、串操作的目标指针;

## 1个指令指针寄存器: IP

- 存储CPU将要执行的下一条指令的偏移地址;
- CPU在执行完一条指令之后,会自动将下一条指令的偏移地址存入到IP中。

## 1个状态标志寄存器: F


● 16位,包含9个标志位(6个状态位,3个控制位)




- ■状态位: 标示算术、逻辑运算的结果状态
- ■控制位:控制CPU操作
- ■状态位的例子
  - ◆OF(Overflow Flag),溢出标志位
    - □功能: 标示符号数的运算结果是否溢出
- ■控制位的例子
  - ◆DF(Direction Flag),方向位
    - □功能:用于控制字符串操作的地址步进方向

# 8088的存储器结构

- 存储空间
  - ■20根地址线: 1M
- 问题:
  - ■寄存器**16**位,如何生成**20** 位地址?
  - ■解决:存储器分段



- ●分段管理
  - 段起始地址(20位)的高十六位称为该段的段地址
    - ◆段地址放在DS、SS、CS、ES中



#### ● 分段管理


- 段起始地址(20位)的高十六位称为该段的段地址
  - ◆段地址放在DS、SS、CS、ES中
- 段内某个单元到段首的偏移称为偏移地址;
  - ◆偏移地址放在BX、SI、DI、 BP 、SP、IP中。
  - ◆最大段: 64K = 2<sup>16</sup>B
- ■例如

DS:BX, DS:SI (数据区)

SS:SP (堆栈区)

CS:IP (代码区)

■ 物理地址 =段地址(16位)\*10H+偏移(16位)



#### 数据存放规律

- 字节数据
  - ■一单元存放一个数 例子: **E4H** 放在 **00001H**单元;
- 字数据
  - ■2单元: "低对低,高对高"
  - ■字的地址: 2 个单元中的低地址

例子: 76E4H放在00001H地址中

- 机器指令(机器码):
  - ■按字节顺序地址递增存放

如: MOV BX, AX; 89C3H, 放在00004H单元

● 字符串: 按地址递增存放, 同机器指令。

0	$0000\mathcal{H}$				<i>23</i>	$\mathcal{H}$	r		
0	0001H		Е4Н						
0	$0002\mathcal{H}$		76Н						
0	$0003\mathcal{H}$	1	0	1	0	0	1	0	1
0	0004 <i>H</i>				89	H	•		
0	0005H	СЗН							
0	0006H			·	<i>21</i>	$\mathcal{H}$	r		·

F FFEH	41H
F FFFH	42H

### ● 练习题

■00002H单元存放的字节/字/双字节指令为多少?

0 0000H	23 <b>Н</b>							
0 0001H	<i>E4H</i>							
0 0002H	76 <i>Н</i>							
0 0003H	1	0	1	0	0	1	0	1
0 0004H	89H							
0 0005H	СЗН							
0 0006H	21Н							


• • •

 F FFEH
 41H

 F FFFH
 42H

#### 堆栈

● 例子: 子程序调用的过程



- ■调用发生后,主程序在CPU中的运行环境被破坏。
- ■调用返回时,必须恢复主程序之前的运行环境

#### ● 堆栈 (STACK)

- ■功能一: 在子程序调用和中断服务时存储现场数据;
- ■特殊内存
  - ◆ "后进先出"(LIFO)存储
  - ◆堆栈一端固定(栈底),另一端活动(栈顶),数据只允许从 栈顶存取(进或出)
  - ◆栈指针:指示栈顶位置(Stack Poniter, SP)
- ■堆栈的伸展方向
  - ◆栈底的地址大, 栈顶的地址小
- 栈的操作(PC)
  - ◆入栈:将一个数存入栈顶,并改变SP (变小)
  - ◆出栈: 从栈顶读出一个数据,并改变SP (变大)

- 入栈操作
  - PUSH SRC; SRC 代表寄存器或存储单元地址
  - ■功能:将寄存器或存储单元中的一个字压入堆栈
  - ■操作:
    - ◆ "先减后入": SP-1 → SP, 字高位 → [SP]SP-1 → SP, 字低位 → [SP]
  - ■结果: SP-2, 数据高对高,低对低存放。

PUSH BX ;SP=003CH

■例: AX=1122H,BX=3344H SS=095BH,SP=0040H 执行: PUSH AX ;SP=003EH



- 出栈操作
  - POP DST; DST 代表寄存器或存储单元地址
  - ■功能:将栈顶一个字传送到寄存器或存储单元中
  - ■操作
    - ◆ "先出后加": [SP] → 字低位, SP+1 → SP [SP] → 字高位, SP+1 → SP
  - ■结果: SP+2, 数据低对低,高对高存放
  - ■例:上述前一例子中再执行:

POP CX; CX=3344H, SP=003EH

POP DX; DX=1122H, SP=0040H



## PUSHA

● (Push All) 将所有16位通用寄存器存入堆栈。

```
■Temp ← (SP);
■Push (AX);
■Push (CX);
■Push (DX);
■Push (BX);
■Push (Temp); //SP
■Push (BP);
■Push (SI);
■Push (DI);
```

## POPA

● Pop All, 自堆栈弹出至相应的16位通用寄存器。

```
■DI←Pop();
■SI←Pop();
```

- **■**BP←Pop();
- ■SP增量2(跳过堆栈的下2个字节)
- **■**BX←Pop();
- **■**DX←Pop();
- **■**CX←Pop();
- **■**AX←Pop();

- Flag寄存器出/入栈
  - ■命令格式

PUSHF; F入栈, SP-2 → SP


POPF;F出栈, SP+2→SP

■功能: 保护和恢复状态标志寄存器Flag

- 注意:
  - ■栈操均以字为单位,下列指令均错:

PUSH AL POP DH

- ■PUSH与POP成对,避免堆栈溢出或程序出错;
- ■堆栈实为内存区,还可按数据区的方法对其操作。





- ●本节基本内容
  - ■数字电路基本概念
  - ■常用门电路
  - ■常用IC芯片

●电路中两类信号

■模拟信号: 在时间上和幅值上均连续的信号

■数字信号: 在时间上和幅值上均离散的信号






●两类电路

■模拟电路:处理模拟信号的电路

■数字电路: 处理数字信号的电路




- 0和1: 两个数字,高低两种电平,两种逻辑,...
- 电路中半导体管工作在开关状态
  - ■二极管工作在导通态和截止态
  - ■三极管工作在饱和态和截止态
- 基本逻辑运算
  - ■与、或、非。
  - ■任何复杂逻辑运算通过三种基本运算来实现。
- 使用标准化,积木式的元件/芯片构建电路系统。
  - ■硬件设计"软件化"
  - **■CPLD/FPGA**

### ●数字电路的应用


- ■通信、计算机、网络、家电、数码产品、雷达、自动控制(数控等)、仪器仪表、电子测量等。
- ■《数字电子技术》是一门极其重要的技术基础课。





## 逻辑代数 (续)

- "与"运算
  - ■只有决定一事件的全部条件都具备时,这件事才成立;如果有一个或一个以上条件不具备,则这件事就不成立。这样的因果关系称为"与"逻辑关系




与逻辑具值表			
A	В	F=A · B	
0	0	0	
0	1	0	
1	0	0	
1	1	1	


与的逻辑功能概括:

- 1) 有"0"出"0";
- 2) 全"1"出"1"。

● "与"运算的符号




● 例:已知与门的输入波形,求其输出波形F。



## 逻辑代数 (续)

- ●"或"运算
  - ■在决定一事件的各种条件中,只要有一个或一个以上条件具备时,这件事就成立;只有所有条件都不具备时,这件事就不成立。这样的因果关系称为"或"逻辑关系。



A	В	F=A+B	
0	0	0	
0	1	1	
1	0	1	
1	1	1	

北海根古法士


或门的逻辑功能概括:

- 1) 有"1"出"1";
- 2) 全"0"出"0".

● "或"运算的符号




● 例:已知或门的输入波形,求其输出波形F。



## 逻辑代数 (续)

- "非" 运算
  - ■假定事件F成立与否同条件A的具备与否有关; 若A 具备,则F不成立; 若A不具备,则F成立。F和A之 间这种因果关系称为"非"逻辑关系
  - ■逻辑表达式



非逻辑真值表

A	$F=\overline{A}$
0	1
1	0

● "非"运算的符号




● 例:已知非门的输入波形,求其输出波形F。

## 复合逻辑门

- 基本逻辑运算的复合叫做复合逻辑运算。而实现复合逻辑运算的电路叫复合逻辑门。
  - ■与非门
  - ■或非门
  - ■异或门
  - ■同或门


## 与非门

- "与"运算后再进行"非"运算的复合运算称为"与非"运算。
- ●实现"与非"运算的逻辑电路称为与非门。
- 与非门的逻辑关系表达式为:  $F = \overline{A \cdot B}$
- ●与非门的逻辑符号






- "或"运算后再进行"非"运算的复合运算称为"或非"运算,实现"或非"运算的逻辑电路称为或非门。
- 或非门的逻辑关系表达式为:  $F = \overline{A + B}$
- 或非门的逻辑符号:





● 异或门的逻辑符号  $F = A \oplus B = \overline{AB} + A\overline{B}$ 




● 同或门的逻辑符号:  $F = A \square B = \overline{A \oplus B} = \overline{AB} + AB$ 

$$A \longrightarrow F$$
 $B \longrightarrow F$ 
 $A \longrightarrow F$ 


## 其它逻辑门: 三态门

- 三态门(简称TS门,有倒三角符号)有三种逻辑状态,即0、1、Z。第三种状态为高阻状态(Z),或禁止状态。
- 在普通门的基础上增加一个使能端(EN),使门原来的输出增加了一个Z态。
  - ■当EN有效时,门按原逻辑工作,输出0或1;
  - ■当EN无效时,门输出高阻态(Z)。
- 例:三态门的例子



EN =1: 使能

EN = 0: 失能, 输出Z态



EN =0: 使能


EN = 1: 失能,输出Z态

# 三态门的典型应用

- ●数据传输方向控制
- ●总线存取控制
- 模拟开关

## 数据传输方向控制


● A和B之间进行数据传输……, EN控制传输方向



- 思考:
  - ■EN=1时,数据能从 <u>B</u>端传到 <u>A</u>端;
  - ■EN=0时,数据能从\_A\_端传到\_B\_端;

## 数据传输方向控制


● A和B之间进行数据传输..., D控制方向,OE是使能端。



- 思考:
  - OE = 1 时, A和B之间高阻
  - **OE** = <u>0</u> 时, **A**和**B**之间连通
    - **◆D = 0** 时,数据能从 <u>B</u>端传到 <u>A</u>端;
    - ◆D = 1 时,数据能从\_A 端传到\_B 端;

## 总线存取控制

#### 数据总线




多个设备物理上连在数据总线上。 必须控制存取权限,只能让最多1 个设备逻辑连接(占用)总线

ENi = 0: 设备i脱离总线 (Z态)

ENi =1: 设备i逻辑连上总线

# 模拟开关

- ●实现单刀双掷开关
- ●思考
  - ■C=0, F = A还是=B?
  - ■C=1, F = A还是=B?
- ●答案
  - $\blacksquare C = 0$ 
    - ◆ $TG_1$ 通,F = A;
  - $\blacksquare C = 1$ 
    - ◆ $TG_2$ 通,F = B。




### 触发器——D触发器

- 触发器的功能和特点
  - ■能储存一位二进制信息的单元电路。
  - ■用于信号保持
  - ■用做导通开关
  - ■特点: 0-1双稳态电路
- 触发器与门的联系
  - ■联系: 触发器是在门电路的基础上引入反馈构成的。
  - ■区别: 门是组合电路, 触发器是时序电路。
- 触发器的种类
  - ■基本RS触发器、同步RS触发器、主从型JK触发器、维持阻塞型D触发器、T和T'触发器等。



- ●外部引脚
  - ■D: 信号输入端
  - ■CP: 时钟输入端
  - ■Q, Q: 输出端(反相)
- ●内部结构






CP


D

#### ●工作方式

- ■CP上升沿锁存D (阻塞D),上升沿后Q端保持不变。
- ■触发器在CP脉冲的上升沿产生状态变化:Q=D。而在上升沿后,D端信号变化对触发器输出状态没有影响。触发器的次态取决于CP脉冲上升沿时的D信号,




● CP下降沿触发的触发器




● 带清零和置1端的D触发器


● R: 置0端

● S: 置1端







- ■74HC74
- ■2D触发器



## 锁存器——D锁存器

- ●和触发器有类似的功能
  - ■具有0和1两个稳状,能自行保持。
  - ■能存储一位二进制码。
- ●区别
  - ■锁存器对电平敏感,触发器对边沿敏感






- *E*=1时 Q = D
- *E*=0时 Q不变

# D锁存器的功能表

E	D	Q	$ar{ar{arrho}}$	功能
0	×	不变	不变	保持
1	0	0	1	置0
1	1	1	0	置1

E=1时 Q=DE=0时 Q 不变



## IC的基本概念

#### • IC


- ■把若干个有源器件或无源器件及其连线,按照一定的功能要求,制作在一块半导体基片上,这样的产品叫集成电路,即IC
- ■最简单的数字集成电路是集成逻辑门。
  - ◆常用集成门电路(TTL系列)

# 常用集成门电路(TTL系列)

序号	型号	名称	主要功能
1	74LS00	四2输入与非门	
2	74LS02	四2输入或非门	
3	74LS04	六反相器	
4	74LS05	六反相器	OCÏ
5	74LS08	四2输入与门	
6	74LS10	三3输入与非门	
7	74LS14	六反相器	施密特触发
8	74LS20	双4输入与非门	
9	74LS21	双4输入与门	
10	74LS30	8输入与非门	
11	74LS32	四2输入或门	
12	74LS64	4-2-3-2输入与或非门	
13	74LS86	四2输入异或门	
14	74LS125	四总线缓冲器	三态输出

## 锁存器74HC373: 8D三态锁存器


- LE (Lock Enable) LE=1: Q = D; LE=0: Q不变
- OE (三态输出使能): O输出使能, 1输出失能





# 锁存器74HC373: 8D三态锁存器

• LE: Lock Enable


● OE: 三态输出使能








#### 异步清零的锁存器: 74LS273 D: 输入; Q: 输出 CLK: 控制 CLR: Clear 3 具有异步清零的 Ql D15 4 上升沿锁存器 Q2 D2б Q3 D39 8 Q4 D412 13 Q5 D5 15 14 Qб Dб 16 17 负脉冲的上升沿 Q7 D7 19 18 Q8 D811 CLK CLR 74LS273



# 74LS244 ——缓冲器(实质是三态开关)



$$1\overline{G} = 0$$
:  $1Y = 1A$ 

$$1\overline{G} = 1$$
:  $1Y = Z$ 


$$2\overline{G} = 0$$
:  $2Y = 2A$ 

$$2\overline{G} = 1$$
:  $2Y = Z$ 

#### 特点:

8位单向缓冲器 双4位分两组 输出与输入同相

# 74LS245 ——缓冲器(实质是三态开关)



8位双向缓冲器 控制端E低电平有效 输出与输入同相


E: 低电平导通

DIR: 决定传输方向


DIR=1:  $A \rightarrow B$ 

**DIR=0:**  $B \rightarrow A$ 

#### 74LS244 v¢c \$6 U8 18 D016 2 1A1 1Y1 16 15 D1 2 4 1A2 1Y2 14 D2 3 14 б 1A3 1Y3 12 4 13 D3 8 1A4 1Y4 5 12 9 6 -11 11 ,D4 2A1 2Y1 7 7 13 10 2A2 2Y2 9 15 5 8 D62A3 2Y3 3 17 2A4 2Y4 SW-DIP8 $\overline{Y0}$ 1<u>G</u> 2G 19 74HC244



# 缓冲器——Intel 8286 (实质是三态开关)



8286

8位双向缓冲器 控制端OE低电平有效 输出与输入同相

E: 低电平导通

T: 决定传输方向

**DIR** = 1:  $A \rightarrow B$ 


**DIR** =  $0: B \rightarrow A$ 

数据收发器

## 基本芯片--译码器

#### ● 译码器

- ■功能:将某个二进制数据的含义"翻译"出来,指示唯一的 某**1**个事件有效。
- ■结构: n位输入脚, 2<sup>n</sup>个输出脚(每脚对应1个事件)




■特点:每次译码,仅唯一的1个输出引脚为有效电平


◆输入: AB = [00, 01, 10, 11]

◆输出: Y0Y1Y2Y3= 0111, 1011, 1101, 1110

#### 3-8译码器

- ●结构: 3个输入引脚,8个(=2³)输出引脚
- 功能: 输入3位二进制代码A<sub>2</sub>A<sub>1</sub>A<sub>0</sub>(000~111), 在唯一的某1个输出引脚上出现有效电平。










#### 74LS138

- 译码工作时
- A2 A1 A0和输出
  - ■000 →Y0低电平
  - ■001 →Y1低电平
  - ■010 →Y2低电平
  - ■011 →Y3低电平
  - ■100 →Y4低电平
  - ■101 →Y5低电平
  - ■110 →Y6低电平
  - ■111 →Y7低电平







#### 8088的两种工作模式

- 最小模式
  - ■构成小规模的应用系统——单处理器系统
  - ■8088本身提供所有的系统总线信号
- 最大模式
  - ■构成较大规模的应用系统——多处理器系统,例如可以接入数值协处理器**8087**
  - ■控制信号较多,8088和总线控制器8288共同形成系统总线信号

#### 8088的两种工作模式

- ●两种模式利用MN/MX\*引脚区别
  - ■MN/MX\*接高电平为最小模式
  - ■MN/MX\*接低电平为最大模式
  - ■硬件决定工作方式
- ●两种模式内部操作没有区别
  - ■本书以最小模式展开基本原理
  - ■IBM PC/XT采用最大模式

### 8088的外部引脚——电气特性

- ●电气特性
  - ■电源VCC
    - ◆ 5V ± 10% 的条件下能够工作;
  - ■输入特性:


低电平 0.8 V (0)


高电平 2.0 V (1)


■输出特性:


低电平 0.4 V (0)


高电平 2.4 V (1)











# 读写信号和IO/M信号的组合

● 由IO/M、WR和RD三个信号生成存储器读、存储器读写、I/O读、I/O写等4种信号(低电平有效)


信号名称	IO/M	WR	RD
存储器读(MEMR)	低	高	低
存储器写(MEMW)	低	低	高
I/O读(IOR)	高	高	低
I/O写(IOW)	高	低	高

## 读写信号和IO/M信号的组合——实现IO读信号

● 通过RD、WR、IO/M得到IO读信号(IOR)

IO/M	RD	IOR
1	0	0
0	X	1
X	1	1

$$\overline{IOR} = \overline{IO/\overline{M}} + \overline{RD} = \overline{IO/\overline{M} \cdot \overline{RD}}$$




$$\overline{RD}$$
 &  $\overline{IOR}$ 

## 读写信号和IO/M信号的组合——实现IO写信号

● 通过RD、WR、IO/M得到IO写信号(IOW)

IO/M	WR	IOW
1	0	0
0	X	1
X	1	1

$$\overline{10W} = \overline{10/M} + \overline{WR} = \overline{10/M} \cdot \overline{\overline{WR}}$$



$$\overline{\text{WR}}$$
  $\longrightarrow$   $\overline{\text{IOW}}$ 

#### 课堂练习——实现存储器读/写信号

● 通过RD、WR、IO/M得到存储器读/写信号(MEMR/MEMW)


IO/M	RD	MEMR
0	0	0
1	X	1
X	1	1

IO/M	WR	MEMW
0	0	0
1	X	1
X	1	1

$$\overline{\text{MEMR}} = \overline{\text{IO}/\overline{\text{M}}} + \overline{\overline{\text{RD}}} = \overline{\overline{\text{IO}/\overline{\text{M}}}} \cdot \overline{\overline{\text{RD}}}$$

$$\overline{\text{MEMW}} = \overline{\text{IO/M}} \cdot \overline{\overline{\text{WR}}}$$

●画出它们各自或和与两种形式的电路图



## 读写信号和IO/M信号的组合——实现存储器读信号


● 通过RD、WR、IO/M得到存储器读信号

IO/M	RD	MEMR
0	0	0
1	X	1
X	1	1

$$\overline{RD}$$
  $\longrightarrow$   $+$   $\overline{MEMR}$ 

$$\overline{\text{MEMR}} = \overline{\text{IO/M}} + \overline{\text{RD}} = \overline{\overline{\text{IO/M}}} \cdot \overline{\overline{\text{RD}}}$$

$$\overline{RD}$$
 &  $\overline{MEMR}$ 



## 读写信号和IO/M信号的组合——实现存储器写信号

● 通过RD、WR、IO/M得到信号存储器写信号

IO/M	WR	MEMW
0	0	0
1	X	1
X	1	1


$$\overline{\text{MEMW}} = \overline{\text{IO}/\overline{\text{M}} \cdot \overline{\overline{\text{WR}}}} = \overline{\overline{\text{IO}/\overline{\text{M}}} \cdot \overline{\overline{\text{WR}}}}$$


$$\overline{\text{TO/M}}$$
  $\longrightarrow$   $+$   $\longrightarrow$   $\overline{\text{MEMW}}$ 


$$10/\overline{\text{M}}$$


#### 读写信号和IO/M信号的组合——综合实现存储器和IO读写信号


● 通过单一电路同时实现存储器和I/0的读写4个信号













## 8088系统总线的形成(最小系统)

- ●主要解决
  - ■实现地址总线,数据总线和控制总线
    - ◆地址与数据的分离
    - ◆地址锁存




### 8088系统总线的形成(最小系统)

- ●电路实现方案
  - ■用3片8位锁存器(例74LS373)实现地址锁存。ALE 为锁存控制信号, OE=0输出地址;
  - ■用1片双向缓冲器(三态门,例如74LS245)用作数据 总线隔离,DT/R控制方向,DEN作为使能信号;
  - ■控制信号由8088直接产生。



### 8088最小系统的典型实现电路


- AD<sub>7~0</sub>解复用和地址锁存
  - ■先传送地址,后传送数据



- ①总线出现地址后,在ALE下降沿,地址被373锁存;
- ②总线出现地址时, DEN高电平, 245失能, 数据总线被禁止。
- ③总线出现数据时, DEN变低, 245使能, 数据总线开通。
- 数据传送方向的确定
  - ■数据输出时DT/R高电平,245的DIR高电平:A→B
  - ■数据输出时DT/R高电平,245的DIR高电平:B ← A


#### 8088的外部引脚

- INTR(18, 中断请求信号, 入)
  - ■高电平有效
  - ■外设发来的可屏蔽中断请求信号。
- INTA(24, 中断请应答信号, 出)
  - ■低电平有效
  - ■向外设回应的中断应答信号。
  - ■连续2个负脉冲
- NMI (17, 非屏蔽中断请求信号, 入)
  - ■非屏蔽中断请求信号
  - ■高电平有效



#### 8088的外部引脚


- READY (22, 准备就绪信号,入)
  - ■高电平有效
  - ■存储器或I/O口准备好时将该信号 置为高电平。
- TEST(23, 测试信号, 入)
  - ■低电平有效
  - 执行WAIT指令时CPU监视TEST端, 为低电平则执行WAIT后面的指令; 为高时CPU空转。
  - ■用来与外设同步。





# 8088处理器的时序

- 时序概念 (Timing)
  - ■时序是指引脚信号的时间顺序关系。



- ■时序描述CPU如何通过总线对外完成各种操作(总线操作):
  - ◆存储器读操作
  - ◆I/0读操作
  - ◆存储器写操作
  - ◆I/0写操作
  - ◆中断响应操作
  - ◆总线请求及响应操作


## 和时序相关的几个概念


- ●周期
  - ■时钟周期 | 总线周期 | 指令周期
- ●时钟周期(Clock Cycle)
  - ■时钟的周期,时钟频率的倒数。 8088: 4.77MHz
- 总线周期 ( Bus Cycle )
  - ■CPU通过总线与外部进行基本操作(一次数据交换) 的过程
  - ■I/O读或写总线周期,存储器读或写总线周期,...
- 指令周期( Instruction Cycle )
  - ■指令经取指、译码、读写操作数到执行完成的过程 指令周期 > 总线周期 > 时钟周期


- 总线周期(即总线操作)的产生
  - ■指令取指阶段:存储器读总线周期(读取指令代码)
  - ■源操作数是存储单元的指令:存储器读总线周期
  - ■目的操作数是存储单元的指令:存储器写总线周期
  - ■执行IN指令: I/O读总线周期
  - ■执行OUT指令: I/O写总线周期
  - ■CPU响应可屏蔽中断:中断响应总线周期
- 空闲总线周期
  - ■CPU不执行任何存储单元或I/O操作,则执行空闲周期T<sub>i</sub>(Idle)

## 总线周期的构成

- (基本)总线周期需要4个时钟周期: T1、T2、T3和T4
  - ■时钟周期也被称作"T状态" (T State)
  - ■空闲时钟周期Ti,在两个总线周期之间插入。
  - ■当要延长总线周期时要插入等待状态Tw(Wait)
    - ◆在T3和T4之间插入Tw







- ●基本的总线周期
  - ■存储器读
  - ■存储器写
  - ■I/0端口读
  - ■I/0端口写
  - ■中断响应

