

Test case name	Requirement ID	Goal
UART_StartBit_Detection	IN-001	Verificar detección correcta del start bit
UART_DataShift_Correct	IN-002	Validar orden LSB-first
UART_StopBit_Validation	IN-003	Validar stop bit correcto
UART_StopBit_Error	IN-004	Detectar stop bit inválido
RX_Done_Assertion	IN-005	Validar rx_done
RangeCheck_ValidValue	IN-006	Verificar rango válido
RangeCheck_InvalidValue	IN-007	Verificar rango inválido
SaveValue_OnValid	IN-008	Guardar valores válidos
BlockSave_OnInvalid	IN-009	No guardar inválidos
Demux_Select_00	IN-010	Validar salida sal0
Demux_Select_01	IN-011	Validar salida sal1
Demux_Select_10	IN-012	Validar salida sal2
Demux_Select_11	IN-013	Validar salida sal3
DEMUX_ZeroOnInvalid	IN-014	No propagar inválidos
ResetBehavior	IN-015	Validar reset
UART_MidBitSampling	IN-016	Validar muestreo mid-bit
UART_NoiseStability	IN-017	Verificar resistencia a ruido

Realizado por: Cristian David
Chalaca Salas, Juan Camilo Holguin
Zuluaga

Test procedure	Expected outcome	Priority
Enviar byte UART válido simulando transición 1→0	rx_busy inicia recepción	5
Enviar byte conocido	rx_shift coincide con datos	5
Enviar byte con stop bit=1	rx_done=1	4
Enviar byte con stop bit=0	rx_done no ocurre	3
Enviar byte	rx_done=1 un ciclo	5
Enviar valores 0..127	led_ok=1, led_err=0	5
Enviar 128..255	led_ok=0, led_err=1	5
Enviar 65	valor_reg=65	4
Enviar 200	valor_reg no cambia	4
perilla=00 + valor válido	sal0=valor, otros=0	3
perilla=01 + valor válido	sal1=valor	3
perilla=10 + valor válido	sal2=valor	3
perilla=11 + valor válido	sal3=valor	3
Enviar 200	salidas=0	4
rstn=0→1	variables inicializadas	4
Verificar CLKS_PER_BIT/2	bits correctos	3
Inyectar pulsos espurios	No falsa recepción	2

Specification
Detecta start bit
Captura LSB-first
Stop bit debe ser alto
Stop bit inválido inhibe recepción
rx_done al finalizar byte
Dentro de rango
Fuera de rango
Guardar si valor válido
No guardar inválidos
DEMUX según perilla
DEMUX según perilla
DEMUX según perilla
DEMUX según perilla
Dependencia de valor_reg
Reset correcto
Muestreo mitad bit
Sincronización doble

Test case name	Requirement ID	Tester
UART_StartBit_Detection	IN-001	Juan Camilo Holguin
UART_DataShift_Correct	IN-002	Cristian David Chalaca Salas
UART_StopBit_Validation	IN-003	Cristian David Chalaca Salas
UART_StopBit_Validation	IN-003	Juan Camilo Holguin
UART_StopBit_Error	IN-004	Cristian David Chalaca Salas
RX_Done_Assertion	IN-005	Cristian David Chalaca Salas
RangeCheck_ValidValue	IN-006	Cristian David Chalaca Salas
RangeCheck_InvalidValue	IN-007	Cristian David Chalaca Salas
SaveValue_OnValid	IN-008	Cristian David Chalaca Salas
BlockSave_OnInvalid	IN-009	Cristian David Chalaca Salas
Demux_Select_00	IN-010	Cristian David Chalaca Salas
Demux_Select_01	IN-011	Cristian David Chalaca Salas
Demux_Select_10	IN-012	Cristian David Chalaca Salas
Demux_Select_11	IN-013	Cristian David Chalaca Salas
DEMUX_ZeroOnInvalid	IN-014	Cristian David Chalaca Salas
ResetBehavior	IN-015	Cristian David Chalaca Salas
ResetBehavior	IN-015	Cristian David Chalaca Salas
UART_MidBitSampling	IN-016	Cristian David Chalaca Salas
UART_NoiseStability	IN-017	Juan Camilo Holguin

Realizado por: Cristian David
Chalaca Salas, Juan Camilo
Holguin Zuluaga

Date	Outcome (Pass/Fail)	Observations
2025/11/21	PASS	El módulo detectó la transición 1→0 y activó rx_busy correctamente.
2025/11/21	PASS	La captura del byte fue correcta; los bits se almacenaron en rx_shift en orden LSB-first.
2025/11/21	FAIL	El módulo no reconoció el stop bit; rx_done no se activó al finalizar el byte.
2025/11/21	PASS	El stop bit se detectó correctamente y rx_done se activó al finalizar el byte.
2025/11/21	PASS	El stop bit inválido fue detectado correctamente; no se generó rx_done y el byte fue descartado.
2025/11/25	PASS	rx_done se activó exactamente un ciclo al finalizar el byte y rx_data fue actualizado correctamente.
2025/11/25	PASS	Los valores dentro del rango 0–127 fueron aceptados correctamente; led_ok=1 y led_err=0.
2025/11/25	PASS	Los valores fuera del rango activaron led_err y mantuvieron led_ok en 0, según especificación.
2025/11/25	PASS	valor_reg cuando rx_done y led_ok estuvieron activos.
2025/11/25	PASS	Los valores inválidos no modificaron valor_reg; se mantuvo el valor previo según especificación.
2025/11/27	PASS	Con perilla=00, sal0 recibió el valor correctamente y las demás salidas permanecieron en cero.
2025/11/27	PASS	Con perilla=01, sal1 recibió el valor correctamente y las demás salidas permanecieron en cero.
2025/11/27	PASS	Con perilla=10, sal2 recibió correctamente el valor y las otras salidas permanecieron en cero.
2025/11/28	PASS	Con perilla=11, sal3 recibió el valor correctamente y las demás salidas permanecieron en cero.
2025/11/28	PASS	salidas del DEMUX permanecieron en cero según lo esperado.
2025/12/1	FAIL	Algún registro no se inicializó correctamente o el sistema no respondió después del reset.
2025/12/1	PASS	Todos los registros se inicializaron correctamente y el sistema respondió adecuadamente tras liberar el reset.
2025/12/1	PASS	El muestreo ocurre exactamente en CLKS_PER_BIT/2 y los bits se capturan correctamente.
2025/12/1	PASS	Los pulsos de ruido no generaron una recepción falsa; rx_busy permaneció en 0 y no hubo activación de rx_done.