

KIT-Fakultät für Informatik Prof. Dr. Tamim Asfour, Prof. Dr. Wolfgang Karl

Musterlösungen zur Klausur

Digitaltechnik und Entwurfsverfahren & Rechnerorganisation

und

Technische Informatik I/II

am 23. Februar 2018, 11:00 - 13:00 Uhr


Name:	Vorname:		Matrikelnummer:	
Bond	James		007	
Digitaltechnik und l	Entwurfsverf	${f ahren/TI}$	1	
Aufgabe 1			11 von 11 Punkten	
Aufgabe 2			8 von 8 Punkten	
Aufgabe 3			7 von 7 Punkten	
Aufgabe 4			10 von 10 Punkten	
Aufgabe 5			9 von 9 Punkten	
Rechnerorganisation	m n/TI-2			
Aufgabe 6			10 von 10 Punkten	
Aufgabe 7			10 von 10 Punkten	
Aufgabe 8			10 von 10 Punkten	
Aufgabe 9			8 von 8 Punkten	
Aufgabe 10			7 von 7 Punkten	
Gesamtpunktzahl:			90 von 90 Punkten	

Note:

1,0


1. DMF:

$$y_{DMF} = c \ b \ a \ \lor \ \overline{c} \ \overline{b}$$



2. KMF:

$$\begin{array}{lll} y_{KMF} & = & (c \ \lor \ \overline{b}) \cdot (\overline{c} \ \lor \ b) \cdot (\overline{b} \ \lor \ a) & \text{oder} \\ y_{KMF} & = & (c \ \lor \ \overline{b}) \cdot (\overline{c} \ \lor \ b) \cdot (\overline{c} \ \lor \ a) & \end{array}$$




2 P.

3.

Produktterm	X	Erklärung	
$\overline{d} \ \overline{c} \ b$		Überdeckt weder m_0 noch m_{10}	
$c \overline{b}$	X	$\overline{d}\ \overline{c}\ \overline{a}$ wird kein Kernprimimplikant mehr	
$d \bar{b} a$		Nicht angrenzend an den beiden Kernprimimplikanten.	
$c\ b\ \overline{a}$	X	$\overline{c}\ b\ \overline{a}$ wird kein Kernprimimplikant mehr.	

4. PLA: Bündelminimierung der Funktionen:

$$f_1 = b \ a \lor c \ b \ \overline{a}$$
 $f_2 = \overline{b} \lor c \ b \ \overline{a}$ $f_3 = \overline{c} \ b \lor c \ \overline{b} \ \overline{a}$ $f_4 = \overline{c} \ b \lor b \ a \lor c \ \overline{b} \ \overline{a} = f_3 \lor b \ a$



2 P.


8	Ρ.

Schaltwerk	1	2	3	4
zählt vorwärts			×	×
zählt rückwärts		×		
ist synchron	×	×	×	
kann bei $jedem$ Zählerstand mit Hilfe von x angehalten werden.		×		×

Aufgabe 3

1.





2 P.

2. Typ des Fehlers und Behebungsmöglichkeit:

Es tritt ein Hasardfehler beim Übergang $B_7 \to B_5$ zum Zeitpunkt t_1 auf.

Es handelt sich hierbei um einen Übergang, bei dem nur eine Variablen b ihren Wert wechselt \Rightarrow Der Übergang ist frei von Funktionshasards; der Hasardfehler tritt nicht aufgrund eines Funktionshasards auf und kann nur durch einen Strukturhasard bedingt sein \Rightarrow **1-statischer Strukturhasard**.

Behebung:


- Satz von Eichelberger: Realisierung der Schaltfunktion als die Disjunktion aller Primimplikanten (Fehlender Primiplikantc~a in die Realisierung aufnehmen, d. h. $y~=b~a~\vee~c~\bar{b}~\vee~c~a$
- Die beim Übergang konstant bleibenden Eingangsvariablen (a und c) über ein zusätzliches UND-Gatter verknüpfen und das Ergebnis mit dem Ausgang des Schaltnetzes ODER-verknüpfen.
- 3. Übergang mit einem statischen 1-Funktionshasard:

Beispiele für Übergänge mit Funktionshasard: $B_4 \leftrightarrow B_7$, $B_4 \leftrightarrow B_3$, $B_5 \leftrightarrow B_3$.

Begründung: Jeder Übegang, bei dem die zugehörige Folge der Funktionswerte nicht monoton ist, ist mit einem Funktionshasard behaftet.

1. Umgeformte Schaltfunktion und Transistor-Schaltbild:

$$y = \overline{a} \vee \overline{b}c = \overline{\overline{a} \vee \overline{b}c} = \overline{a \wedge \overline{b}c}$$
$$= \text{NAND}_{2}(a, \text{NAND}_{2}(\overline{b}, c))$$




2. Unterschied zwischen n-Kanal- und einem p-Kanal-MOSFET:

Der Unterschied zwischen den beiden Transistortypen besteht in der gegensätzlichen Dotierung der jeweiligen Zonen der Transistoren. Beim p-Kanal-MOSFET sind Source und Drain p-dotiert (siehe Aufgabenteil 3).

n-Kanal-MOSFETs können eine logische Null gut und eine logische Eins schlecht durchschalten, bei p-Kanal-MOSFETs ist es umgekehrt. Daher werden n-Kanal-MOSFETs im n-Netz von CMOS-Schaltungen verwendet, um den Funktionswert Null durchzuschalten, und p-Kanal-MOSFETs im p-Netz, um den Funktionswert Eins durchzuschalten.

3. Aufbau eines pMOS-Transistors:



Selbstsperrender p-Kanal-MOSFET


5 P.

2 P.

1. Unterschied zwischen Halbaddierer und Volladdierer: Ein Volladdierer berücksichtigt den Übertrag der vorhergehenden Stellen, deshalb besitzt er, zusätzlich zu den zwei Eingänge für die zu addierenden Dualziffern, einen Eingang für den Übertrag. 1 P.

2. Schaltbild eines 1-Bit-Volladdierers:

3 P.



3. Anzahl der Prüfbits:

Aufwand: $2^k \ge m + k + 1$. Hier: $m = 20 \Rightarrow k = 5$

1 P.

4. Physikalische Ursache für Hasardfehler:

1 P.

Unterschiedliche Laufzeiten der Signale bei Eingabeänderungen aufgrund unterschiedlicher Schaltzeiten der Gatter und Leitungsverzögerungen (unterschiedliche Totzeiten der Signalpfade durch das Schaltnetz).

1 P.

5. Unterschied zwischen einem PAL-Baustein und PLA-Baustein:
Bei PAL-Bausteinen ist die ODER-Matrix bereits bei der Herstellung personalisiert,
während die UND-Matrix programmierbar ist. Bei PLA-Bausteinen sind sowohl die
UND- als auch die ODER-Matrix programmierbar.

6. Schieberegister als:

- Serien-Parallel-Wandlung
- Parallel-Serien-Wandlung
- Warteschlange (FIFO-Speicher) oder Stapelspeicher (LIFO-Speicher)
- Umlaufspeicher
- Multiplikation und Division
- ...

1. MIPS-Assembler:

3 P.

(a) bne \$s4, \$s3, label add \$s5, \$s4, \$s3

label: ...

(b) beq \$s4, \$s3, label1 add \$s5, \$s4, \$s3

j label2

label1: sub \$s5, \$s4, \$s3

label2:

- (c) slt \$s5, \$s3, \$s4
- 2. Laden von $1111\ 0000\ 0011\ 1101\ 0000\ 1001\ 0000\ 1001$ ins Register \$s0:

2 P.

lui \$s0, 1111 0000 0011 1101 # load upper immediate
ori \$s0, 0000 1001 0000 1001

oder auch

lui \$s0, 1111 0000 0011 1101 addi \$s0, \$s0, 0000 1001 0000 1001

- 3. Die 2 niedrigstwertigen Bits einer Wortadresse haben den Wert 0
- 4. Register- und Speicherinhalte nach der Ausführung:

1 P.

|4 P.

Registersatz

1000101010101				
Inhalt				
0x10				
0x30				
0x16				
0x20				
0x30				

Hauptspeicher

Adresse	Inhalt
\$0x20	0x22
\$0x24	0x30
\$0x28	0x30
\$0x2C	0x50
\$0x30	0x60

1. Datenabhängigkeiten:

5 P.

• Echte Abhängigkeiten (True Dependence)

$$S_1 \to S_3 \ (\$t1)$$
 $S_1 \to S_9 \ (\$t1)$
 $S_2 \to S_3 \ (\$t2)$ $S_2 \to S_4 \ (\$t2)$ $S_2 \to S_6 \ (\$t2)$
 $S_3 \to S_6 \ (\$t3)$
 $S_4 \to S_9 \ (\$t1)$
 $S_5 \to S_7 \ (\$t4)$
 $S_6 \to S_8 \ (\$t5)$

• Gegenabhängigkeiten (Anti-Dependence):

$$S_1 \to S_7 \ (1000(\$t0))$$

 $S_2 \to S_8 \ (1000(\$t0))$
 $S_3 \to S_4 \ (\$t1)$

- Ausgabe-Abhängigkeiten (Output Dependence): $S_1 \to S_4$ (\$t1)
- 2. Behebung der Konflikte:

3 P.

```
S1:
        lw
              $t1, 1000($t0)
S2:
              $t2, 1004($t0)
        lw
       NOP
       NOP
S3:
        add
              $t3, $t2, $t1
S4:
        addi
              $t1, $t2, 8
              $t4, $t0, 2
S5:
        subi
S6:
              $t5, $t3, $t2
        and
       NOP
S7:
              $t4, 1000($t0)
        SW
S8:
               $t5, 1004($t0)
        SW
S9:
              $t1, 1008($t0)
```

- 3. Anzahl zur Ausführung notwendigen Taktzyklen
 - Sequenzielle Ausführung: 9*5 Takte = 45 Takte
 - DLX-Pipeline ohne Forwarding: 12 + (5 1) Takte = 16 Takte
- 4. Struktur- oder Resourcenkonflikte:

1 P.


1 P.

Treten auf, wenn zwei oder mehrere Pipeline-Stufen gleichzeitig dieselbe Ressource benötigen, auf diese aber nur einmal zugegriffen werden kann.

Sie können bei der DLX-Pipeline nicht auftreten, da diese entsprechend entworfen ist.

1. Unterteilung der Hauptspeicheradresse:

3 P.



2. Anzahl der Vergleicher:

1 P.

Cache	Anzahl der Vergleicher
DM	1
A2	2
AV	8

3. »×« für Cache-Hit und »-« für Cache-Miss:

Adresse:	0x0B	0x2B	0x07	0x0C	0x1E	0x0A	0x1A	0x05	0x04	0x29
DM	_	_	_	-	_	_	-	×	×	-
A2	_	-	_	_	-	×	_	×	×	-
AV	_	_	_	_	_	×	_	×	×	×

1. Unterteilung der virtuellen Adresse:

1 P.

31		11	10	0
	Virtuelle Seiten-Nummer		Byte-Nummer	(Offset)
	21 Bit		11 Bit	

2. Physikalische Adressen:

4 P.

1	Virtuelle P		hysikalische	
Adresse	Seitennummer	Seitennummer	Adresse	
1024	0	2	$2 \cdot 2048 + 1024 = 5120$	
2047	0	2	$2 \cdot 2048 + 2047 = 6143$	
2048	1	0	$0 \cdot 2048 + 0 = 0$	
2102	1	0	$0 \cdot 2048 + 54 = 54$	
4095	1	0	$0 \cdot 2048 + 2047 = 2047$	
4096	2	_	page fault	
8192	4	1	$1 \cdot 2048 + 0 = 2048$	
8202	4	1	$1 \cdot 2048 + 10 = 2058$	

3. Eine Beschleunigung der Adressumsetzung durch den *TLB* wird erst beim zweiten Zugriff auf eine Seite und solange die entsprechenden Einträge aus dem Seitentabellen-Verzeichnis und der Seitentabelle aus dem TLB nicht verdrängt wurden erreicht.

1 P.

4. Breite des Tags:

2 P.

Seitengröße ist 4 KByte \Rightarrow Byte-Offset ist 12 Bit breit.

Der Tag ist dann (n-12) Bits breit

1. Komponenten eines einfachen Rechnermodells:

1 P.

Steuerwerk, Rechenwerk, Speicher, Verbindungseinrichtung (Bus) und Eingabe-/Ausgabe-Einheiten

2. (a) Befehlsregister

2 P.

- (b) Statusregister
- (c) Programmzähler
- (d) Rechenwerk (ALU)
- 3. (a) Einheitliche Befehlslänge (und einheitliches Befehlsformat)

2 P.

- (b) Der Zugriff auf den Speicher erfolgt nur über Load-Store-Befehle
- (c) festverdrahtet
- (d) Getrennte Speicher und Busse für Befehle und Daten

4. • "in-order": Befehle werden entsprechend ihrer Programmordnung bearbeitet.

2 P.

• "out-of-order": Die CPU bestimmt die Reihenfolge der abzuarbeitenden Befehle. Das Ergebnis entspricht der sequenziellen Ausführung der Befehle, ist jedoch auf die Prozessorstruktur optimiert.