

#### KIT-Fakultät für Informatik

Prof. Dr. Mehdi Tahoori, Prof. Dr. Wolfgang Karl

# Aufgabenblätter zur Prüfung

Digitaltechnik und Entwurfsverfahren (TI-1)

und

Rechnerorganisation (TI-2)

am 23. Juli 2018, 14:00 - 16:00 Uhr

- Beschriften Sie bitte gleich zu Beginn jedes Lösungsblatt deutlich lesbar mit Ihrem Namen und Ihrer Matrikelnummer.
- Diese Aufgabenblätter werden nicht abgegeben. Tragen Sie Ihre Lösung deshalb ausschließlich in die für jede Aufgabe vorgesehenen Bereiche der Lösungsblätter ein. Lösungen auf separat abgegebenen Blättern werden nicht gewertet.
- Außer Schreibmaterial sind während der Klausur keine Hilfsmittel zugelassen. Täuschungsversuche durch Verwendung unzulässiger Hilfsmittel führen unmittelbar zum Ausschluss von der Klausur und zur Note "nicht bestanden".
- Soweit in der Aufgabenstellung nichts anderes angegeben ist, tragen Sie in die Lösungsblätter bitte nur Endergebnisse und Rechenweg ein. Die Rückseiten der Aufgabenblätter können Sie als Konzeptpapier verwenden. Weiteres Konzeptpapier können Sie auf Anfrage während der Klausur erhalten.
- Halten Sie Begründungen oder Erklärungen so kurz und präzise wie möglich. Der auf den Lösungsblättern für eine Aufgabe vorgesehene Platz lässt nicht auf den Umfang einer korrekten Lösung schließen.
- Die Gesamtpunktzahl beträgt 90 Punkte. Zum Bestehen der Klausur sind mindestens 40 Punkte zu erreichen.

### Aufgabe 1 Schaltfunktionen

(11 Punkte)

Eine unvollständig definierte Schaltfunktion y = f(d, c, b, a) ist gegeben durch die folgenden Gleichungen:

$$y = MINt(3, 4, 5, 6, 10, 12, 13, 14)$$
  
 $y = MAXt(0, 1, 2, 7, 8, 9)$ 

- 1. Tragen Sie die Schaltfunktion f in das KV-Diagramm im Lösungsblatt ein. Zeichnen Sie alle Prim-Einsblöcke klar und eindeutig ein. Geben Sie die zugehörigen Primimplikanten an. Unterstreichen Sie alle Kernprimimplikanten.
- 2. Geben Sie eine disjunktive Minimalform (DMF) von f an.

1 P.

4 P.

In Tabelle 1 ist die Überdeckungstabelle einer Schaltfunktion  $z = g(x_n, \ldots, x_0)$  mit den Mintermen a, b, c, d, e sowie den Primimplikanten A, B, C, D gegeben.

Primimplikanten	Minterme							
	a	b	c	d	e			
A	×	×						
В	×	×			×			
С			×					
D				×	×			

Tabelle 1: Überdeckungstabelle der Schaltfunktion  $z = g(x_n, \dots, x_0)$ 

3. Ist die Schaltfunktion z vollständig oder unvollständig definiert? Begründen Sie Ihre Antwort.

2 P.

4. Welche Primimplikanten sind Kernprimimplikanten?

1 P.

3 P.

5. Geben Sie die Überdeckungsfunktion  $\ddot{u}_g$  für die gegebene Überdeckungstabelle an. Formen Sie  $\ddot{u}_g$  in eine disjunktive Form um.

## **Aufgabe 2** Schaltnetze und CMOS-Technologie (10 Punkte)

Gegeben sei das in Abbildung 1 dargestellte Gatter-Schaltnetz:




Abbildung 1: Gatter-Schaltnetz

- 1. Geben Sie f(d, c, b, a) in disjunktiver **Minimal**form an.
- 2. Geben Sie g(d, c, b, a) in disjunktiver **Normal**form an.




Abbildung 2: Transistor-Schaltnetz

- 3. Geben Sie die Schaltfunktion h(d, c, b, a) an, die durch das in Bild 2 dargestellte Transistor-Schaltnetz realisiert wird und bringend Sie sie in eine disjunktive Form.
- 4. Geben Sie Funktionstabelle und Transistor-Schaltnetz eines *Tri-State-*Inverters an. Die Eingangsvariablen dürfen dabei nur in nicht-negierter Form verwendet werden.

3 P.

2 P.


2 P.

3 P.

### Aufgabe 3 Laufzeiteffekte


(6 Punkte)

Gegeben ist das folgende Gatter-Schaltnetz:



1. Welchen zeitlichen Verlauf hat das Ausgangssignal y beim folgenden Verlauf der Eingangssignale?





2. Welche Übergänge im obigen zeitlichen Verlauf sind mit einem Funktionshasard behaftet? Begründen Sie Ihre Antwort.

2 P.

Kann bei den Übergänge im obigen zeitlichen Verlauf kurzzeitig ein falscher Wert am Ausgang entstehen? Begründen Sie Ihre Antwort.

3 P.

3. Entwerfen Sie eine neue Schaltung, welche dieselbe Schaltfunktion y realisiert, jedoch keine Hasardfehler bei den Übergängen im obigen Verlauf aufweist. Begründen Sie Ihre Antwort. Zeichnen sie das Gatter-Schaltnetz

### Aufgabe 4 Schaltwerke

(9 Punkte)

Gegeben sei das in Abbildung 3 dargestellte Schaltwerk mit der Eingangsvariablen x und der Ausgabevariablen y.




Abbildung 3: Schaltwerk

- 1. Um welchen Automatentyp handelt es sich? Begründen Sie Ihre Antwort.
- 1 P.
- 2. Bestimmen Sie die Ansteuerfunktion des D-Flipflops, die Zustandsübergangsgleichung und Ausgabefunktion.
- 2 P.

3. Zeichnen Sie den Automatengraphen des Schaltwerks.

1 P.

Entwerfen Sie einen Zustandsautomaten mit einer **minimalen** Anzahl von Zuständen, welcher eine beliebig lange Dualzahl bitweise einliest (Variable e) und kontinuierlich das logische UND der letzten zwei eingelesenen Werte bildet und ausgibt (Ausgabevariable a).

4. Zeichnen Sie den Automatengraphen.

3 P.

2 P.

5. Die Zustände seien mit den Zustandsvariablen  $q_0, q_1, \ldots$  dual kodiert. Bestimmen Sie die Zustandsübergangsgleichungen in disjunktiver Minimalform.

## **Aufgabe 5** Rechnerarithmetik & Codes (9 Punkte)

Wichtig: Geben Sie in Aufgabe 5 in allen Teilaufgaben den Rechenweg an.

1. Wandeln Sie die Zahl  $43, 21_5$  in eine Dezimalzahl um.

1 P.

2. Wandeln Sie die Zahl  $9,6C_{16}$  in eine Zahl zur Basis 8 um.

1 P.

3. Gegeben sei das folgende 32-Bit Maschinenwort

4 P.

#### 1001 0100 0010 0000 0000 0000 0000 0001

Was stellt dieses Maschinenwort dar, wenn es interpretiert wird als

- (a) Vorzeichenlose Dualzahl. Geben Sie den dezimalen Wert an.
- (b) Zahl in Zweierkomplement-Darstellung.
- (c) Gleitkomma-Zahl im IEEE-754-Standard in einfacher Genauigkeit. Geben Sie den dezimalen Wert an.

Hinweis: Sie brauchen die Zweier-Potenzen nicht explizit auszurechnen.

4. Gegeben sind die beiden Codewörter (Hammingcode ohne Paritätsbit)

3 P.

- Codewort 1: 1 0 1 0 0 1 0 0 0 1 1
- Codewort 2: 1 0 0 0 1 0 0 0 0 1 0

Prüfen Sie beide Codewörter auf Ein-Bit-Fehler. Geben Sie die zugehörigen Datenwörter an.

Wichtig: Geben Sie in Aufgabe 5 in allen Teilaufgaben den Rechenweg an.

## Aufgabe 6 MIPS-Assembler

(10 Punkte)

1. Geben Sie für das folgende MIPS-Programmstück den Inhalt des Zielregisters nach der Ausführung des jeweiligen Befehls in hexadezimaler Schreibweise an.

2 P.

```
ori $s1, $zero, 0x2009

sll $s2, $s1, 3

slti $s3, $s2, 0x0001 0049

sub $s4, $s3, $s2
```

2. Wandeln Sie die folgenden C-Kontrollstrukturen in MIPS-Assembler um.

5 P.

```
(a) if (k == j) k = 0;
```

Die Variablen k und j stehen in den Registern \$a0 und \$a1.

(b) for 
$$(i = 0; i < 100; i++) j = j + i;$$

Die Schleife soll wirklich ausgeführt werden, also keine Konstanten propagieren. Die Variablen i und j stehen in den Registern \$a0 und \$a1. Verwenden Sie das Register \$v0 zur Speicherung temporärer Variablen.

3 P.

3. Das folgende MIPS-Programm soll Wörter von einem Speicherbereich (Quelle) an einen anderen Speicherbereich (Ziel) kopieren. Die Startadresse der Quelle steht in Register \$a0 und die Startadresse des Ziels in Register \$a1. Der zu kopierende Speicherbereich ist mit einem Nullwort terminiert. Am Ende soll die Anzahl der kopierten Wörter in Register \$v0 stehen. Das Nullwort soll zwar kopiert, aber nicht mitgezählt werden.

```
add $v0, $zero, $zero
loop: lw $v1, 0x0($a0)
addi $v0, $v0, 1
sw $v1, 0x0($a1)
addi $a0, $a0, 1
addi $a1, $a1, 1
bne $v1, $zero, loop
```

In der obigen Implementierung haben sich einige Fehler eingeschlichen. Finden Sie diese Fehler und geben Sie die fehlerfreie Version des Programms an.

### Aufgabe 7 Pipelining

(10 Punkte)

Das folgende Programmstück soll in der DLX-Pipeline abgearbeitet werden.

S1: addi \$t1, \$t2, 7 S2: sub \$t4, \$t3, \$t1 S3: muli \$t3, \$t5, 23 S4: addi \$t3, \$t3, 13 S5: add \$t2, \$t1, \$t5

1. Bestimmen Sie alle Datenabhängigkeiten innerhalb dieses Programmstücks und kategorisieren Sie sie nach der Art der Datenabhängigkeit.

3 P.

2. Zu Beginn des Programmstücks seien die Register folgendermaßen belegt:

3 P.

\$t1	\$t2	\$t3	\$t4	\$t5
3	5	7	9	2

Der Prozessor verfügt über keine Möglichkeiten Pipelinekonflikte zu beheben. Tragen Sie in die Tabelle auf dem Lösungsblatt den Zustand von Pipeline und Registern ein. Und zwar für alle Takte (bis der letzte Befehl zurückgeschrieben hat) jeweils am Ende des Taktes.

Wie viele Takte werden benötigt, um das Programm abzuarbeiten?

3. Die einzige Methode, die Pipelinekonflikte bei diesem Prozessor zu beheben, sei das Einfügen von NOP-Befehlen (*No Operation*) in den Befehlsstrom.

2 P.

Fügen Sie so **wenig wie möglich** NOP-Befehle in das Programmstück ein, so dass es zu keinen Konflikten mehr kommt. Aber **ohne** die bereits vorhandenen Befehle oder ihre Reihenfolge zu verändern. Geben Sie das modifizierte Programmstück an.

Wie viele Takte werden nun benötigt?

4. Warum stellen bedingte Sprünge ein Problem für die Pipelineimplementierung dar? Geben Sie zwei Möglichkeiten zur Behandlung dieses Problems an.

2 P.

## Aufgabe 8 Cache-Speicher

(11 Punkte)

- 1. Bei einem Cache-Speicher mit einer Speicherkapazität von 256 KByte ist die Hauptspeicheradresse in ein 16 Bit Tag-Feld, ein 12 Bit Index-Feld und einen 4 Bit Byte-Offset unterteilt. Geben Sie bei der Beantwortung der folgenden Fragen den Lösungsweg an.
  - (a) Wie viele Einträge besitzt der Cache-Speicher?

1 P.

(b) Cache Organisation: Wie viele Sätze und wie viele Wege hat der Cache-Speicher?

2 P.

2. Es soll ein 7-fach-assoziativer (7-way set associative cache) Cache-Speicher mit 64 Sätzen und einer Blockgröße von 16 Byte realisiert werden. Nehmen Sie an, dass die Hauptspeicheradresse 32 Bit breit ist. Zur Verwaltung eines Cacheblocks werden zwei Statusbits (Valid-Bit und Dirty-Bit) verwendet.

Bestimmen Sie den insgesamt erforderlichen Speicherbedarf zur Realisierung dieses Cache-Speichers. Geben Sie den Lösungsweg an.

2 P.

3. Gegeben sei ein 2-fach-assoziativer Cache-Speicher (2-way set associative cache) mit einer Speicherkapazität von 128 Byte, einer Blockgröße von 16 Byte und einer LRU-Ersetzungsstrategie (Least Recently Used). Als Aktualisierungsstrategie wird das Rückschreib-Verfahren (write back) verwendet. Betrachten Sie die folgenden Lese-und Schreibzugriffe auf die in dezimaler Schreibweise angegebenen Adressen:

Adresse	64	32	64	0	112	64	128	48	240	0
read/write	r	r	r	r	W	W	r	r	r	W
Index	0	2								
Tag	1	0								
Hit/Miss	Miss									
write back?	nein									

Vervollständigen Sie diese Tabelle im Lösungsblatt. Verwenden Sie dabei **Miss** für Cache-Miss und **Hit** für Cache-Hit. Geben Sie in der letzten Zeile der Tabelle an, ob der entsprechende Cacheblock in den Hauptspeicher zurückkopiert werden muss (**ja**) oder nicht (**nein**).

6 P.

## Aufgabe 9 Virtuelle Speicherverwaltung (8 Punkte)

Ein Rechnersystem enthält eine Speicherverwaltungseinheit (MMU) zur Umsetzung von virtuellen in physikalische Seitenadressen (Abbildung 4). Die MMU bildet einen virtuellen Adressraum von  $2^V$  Bytes auf einen physikalischen Adressraum der Größe  $2^M$  Bytes ab und benutzt dabei Seiten der Größe  $2^P$  Bytes. Nehmen Sie an, dass die MMU eine Byte-Adressierung benutzt und die gesamte Seitentabelle im Hauptspeicher ist.




Abbildung 4: Format der virtuellen und physikalischen Adressen

- Vervollständigen Sie die im Lösungsblatt angegebene Abbildung, indem Sie die Länge der einzelnen Felder sowohl in der virtuellen als auch in der physikalischen Adresse angeben.
- 2 P.
- 2. Wie viele Seiten können auf einmal im physikalischen Adressraum gespeichert werden? Wie viele Einträge hat die Seitentabelle?
- 2 P.

4 P.

3. Wie viele Bits benötigt ein Eintrag in der Seitentabelle, wenn zu jedem Eintrag zusätzlich zwei Steuerbits benötigt werden? Wie viele Seiten benötigt die gesamte Seitentabelle, wenn  $V=24,\ M=21$  und P=10 ist?

**Hinweis:** jeder Eintrag der Seitentabelle wird an einem Byte ausgerichtet (Byte aligned).

### Aufgabe 10 Multiple Choice

(6 Punkte)

Kreuzen Sie bitte für jede der Behauptungen im Lösungsblatt an, ob sie Ihrer Meinung nach richtig oder falsch ist. Nicht angekreuzte Behauptungen zählen nicht und gehen somit nicht in die Bewertung ein. Zur Ermittlung der Punktzahl werden von den richtig angekreuzten Behauptungen die falsch angekreuzten Behauptungen abgezogen. Ein negativer Übertrag zwischen den drei Teilaufgaben erfolgt nicht.