



POWER (Pi +5V => charge=pump =5V => +/-2.5V DAC reference)




SPICE TESTBENCHES (sim/, one project each -- click to open)

- A rails and the -5 V charge pump
- B the +/-2.5 V ratiometric reference
- C clock buffer and 74HC4040 divider
- D integrator 1 with a real TL074
- E LM311 quantiser on a single supply
- F the 1-bit DAC and its offset leg
- G retiming, interleave and the 3.3 V level shift
- H one complete channel, with the click test


CLOCK AND DIGITAL (6.144 MHz -> /2 BCLK 3.072M, /4 MCLK 1.536M, /128 LRCLK 48k; L and R interleaved onto one DIN)




LEVEL SHIFT to 3.3 V. 74HC4049 tolerates inputs above its own VCC, which is exactly what makes it legal here. Two inverters per signal, no BCLK polarity is preserved -- Inverting BCLK would make the PI sample on the data transition.



PI pins: 1+=+5V(pin2) 2=+5V(pin2) 3+=+5V(pin2) 4+=+5V(pin2) 5+=+5V(pin2) 6+=+5V(pin2) 7+=+5V(pin2) 8+=+5V(pin2) 9+=+5V(pin2) 10+=+5V(pin2) 11+=+5V(pin2) 12+=+5V(pin2) 13+=+5V(pin2) 14+=+5V(pin2) 15+=+5V(pin2) 16+=+5V(pin2) 17+=+5V(pin2) 18+=+5V(pin2) 19+=+5V(pin2) 20+=+5V(pin2) 21+=+5V(pin2) 22+=+5V(pin2) 23+=+5V(pin2) 24+=+5V(pin2) 25+=+5V(pin2) 26+=+5V(pin2) 27+=+5V(pin2) 28+=+5V(pin2) 29+=+5V(pin2) 30+=+5V(pin2) 31+=+5V(pin2) 32+=+5V(pin2) 33+=+5V(pin2) 34+=+5V(pin2) 35+=+5V(pin2) 36+=+5V(pin2) 37+=+5V(pin2) 38+=+5V(pin2) 39+=+5V(pin2) 40+=+5V(pin2) 41+=+5V(pin2) 42+=+5V(pin2) 43+=+5V(pin2) 44+=+5V(pin2) 45+=+5V(pin2) 46+=+5V(pin2) 47+=+5V(pin2) 48+=+5V(pin2) 49+=+5V(pin2) 50+=+5V(pin2) 51+=+5V(pin2) 52+=+5V(pin2) 53+=+5V(pin2) 54+=+5V(pin2) 55+=+5V(pin2) 56+=+5V(pin2) 57+=+5V(pin2) 58+=+5V(pin2) 59+=+5V(pin2) 60+=+5V(pin2) 61+=+5V(pin2) 62+=+5V(pin2) 63+=+5V(pin2) 64+=+5V(pin2) 65+=+5V(pin2) 66+=+5V(pin2) 67+=+5V(pin2) 68+=+5V(pin2) 69+=+5V(pin2) 70+=+5V(pin2) 71+=+5V(pin2) 72+=+5V(pin2) 73+=+5V(pin2) 74+=+5V(pin2) 75+=+5V(pin2) 76+=+5V(pin2) 77+=+5V(pin2) 78+=+5V(pin2) 79+=+5V(pin2) 80+=+5V(pin2) 81+=+5V(pin2) 82+=+5V(pin2) 83+=+5V(pin2) 84+=+5V(pin2) 85+=+5V(pin2) 86+=+5V(pin2) 87+=+5V(pin2) 88+=+5V(pin2) 89+=+5V(pin2) 90+=+5V(pin2) 91+=+5V(pin2) 92+=+5V(pin2) 93+=+5V(pin2) 94+=+5V(pin2) 95+=+5V(pin2) 96+=+5V(pin2) 97+=+5V(pin2) 98+=+5V(pin2) 99+=+5V(pin2) 100+=+5V(pin2)



PI pins: 1+=+5V(pin2) 2=+5V(pin2) 3+=+5V(pin2) 4+=+5V(pin2) 5+=+5V(pin2) 6+=+5V(pin2) 7+=+5V(pin2) 8+=+5V(pin2) 9+=+5V(pin2) 10+=+5V(pin2) 11+=+5V(pin2) 12+=+5V(pin2) 13+=+5V(pin2) 14+=+5V(pin2) 15+=+5V(pin2) 16+=+5V(pin2) 17+=+5V(pin2) 18+=+5V(pin2) 19+=+5V(pin2) 20+=+5V(pin2) 21+=+5V(pin2) 22+=+5V(pin2) 23+=+5V(pin2) 24+=+5V(pin2) 25+=+5V(pin2) 26+=+5V(pin2) 27+=+5V(pin2) 28+=+5V(pin2) 29+=+5V(pin2) 30+=+5V(pin2) 31+=+5V(pin2) 32+=+5V(pin2) 33+=+5V(pin2) 34+=+5V(pin2) 35+=+5V(pin2) 36+=+5V(pin2) 37+=+5V(pin2) 38+=+5V(pin2) 39+=+5V(pin2) 40+=+5V(pin2) 41+=+5V(pin2) 42+=+5V(pin2) 43+=+5V(pin2) 44+=+5V(pin2) 45+=+5V(pin2) 46+=+5V(pin2) 47+=+5V(pin2) 48+=+5V(pin2) 49+=+5V(pin2) 50+=+5V(pin2) 51+=+5V(pin2) 52+=+5V(pin2) 53+=+5V(pin2) 54+=+5V(pin2) 55+=+5V(pin2) 56+=+5V(pin2) 57+=+5V(pin2) 58+=+5V(pin2) 59+=+5V(pin2) 60+=+5V(pin2) 61+=+5V(pin2) 62+=+5V(pin2) 63+=+5V(pin2) 64+=+5V(pin2) 65+=+5V(pin2) 66+=+5V(pin2) 67+=+5V(pin2) 68+=+5V(pin2) 69+=+5V(pin2) 70+=+5V(pin2) 71+=+5V(pin2) 72+=+5V(pin2) 73+=+5V(pin2) 74+=+5V(pin2) 75+=+5V(pin2) 76+=+5V(pin2) 77+=+5V(pin2) 78+=+5V(pin2) 79+=+5V(pin2) 80+=+5V(pin2) 81+=+5V(pin2) 82+=+5V(pin2) 83+=+5V(pin2) 84+=+5V(pin2) 85+=+5V(pin2) 86+=+5V(pin2) 87+=+5V(pin2) 88+=+5V(pin2) 89+=+5V(pin2) 90+=+5V(pin2) 91+=+5V(pin2) 92+=+5V(pin2) 93+=+5V(pin2) 94+=+5V(pin2) 95+=+5V(pin2) 96+=+5V(pin2) 97+=+5V(pin2) 98+=+5V(pin2) 99+=+5V(pin2) 100+=+5V(pin2)



CHANNEL L - 3rd-order CT delta-sigma, fs 1.536 MHz, OSR 32


INTEGRATOR 1 (a1 = 0.247)

INTEGRATOR 2 (a2 = 0.321, + resonator)


INTEGRATOR 3 (a3 = 0.611)

RESONATOR INVERTER (g = 0.0297)

2u2 = 47k -> 1.5 Hz HP; 1k = 1nS -> 100 kHz anti-alias. Trim sets full scale: 3.5 Vpk (2.5 Vrms) at edge max, and only attenuates from there. Overload is 0.70 FS = 1.7 Vrms in. For a quieter source drop R21: FS = 2.5 V x R21/R22.



1-BIT DAC DRIVE
DACN = /Q, DACP = Q (taken from Q and /Q so the two edges are as close to simultaneous as the parts allow)



CHANNEL R - 3rd-order CT delta-sigma, fs 1.536 MHz, OSR 32


INTEGRATOR 1 (a1 = 0.247)

INTEGRATOR 2 (a2 = 0.321, + resonator)

INTEGRATOR 3 (a3 = 0.611)

RESONATOR INVERTER (g = 0.0297)

2u2 = 47k -> 1.5 Hz HP; 1k = 1nS -> 100 kHz anti-alias. Trim sets full scale: 3.5 Vpk (2.5 Vrms) at edge max, and only attenuates from there. Overload is 0.70 FS = 1.7 Vrms in. For a quieter source drop R21: FS = 2.5 V x R21/R22.



1-BIT DAC DRIVE
DACN = /Q, DACP = Q (taken from Q and /Q so the two edges are as close to simultaneous as the parts allow)

