Python で FPGA プログラミング

PYNQ 祭り 2017 年 3 月 4 日 @ikwzm

自己紹介みたいなもの

- ・ハンドルネーム ikwzm
- •現在隠居中
- 52 才(けっこう年)
- ・主に論理回路設計 (回路図~VHDL)
- ・たまにプログラム(アセンブラ〜 C/Ruby)
- ・Python 歴 1ヶ月

Python で FPGA プログラミング?

PYNQ (Python Productivity for Zynq) とは

- PYNQ = Python + Zynq
- Zynq = PS(Processing System) + PL(Programmable Logic)
 - ・PLは HDL or Vivado-HLS で記述。
 - PLをPSで制御。この制御をPythonで記述。
- ・ Python で PL をプログラミングするわけじゃない

大当に Python で FPGA プログラミング する話

目次

- Polyphony の紹介
- ・ Polyphony での記述例(fibonacci)とインターフェース
- MessagePack-RPC Server on FPGA-SoC-Linux
- Design Flow
- ・PYNQ-Z1 での動作
- 課題

Polyphony (本日の主役) の紹介(1)

- ・ Python ベースの高位合成コンパイラ
- 作っているのは 有限会社シンビーhttp://www.sinby.com/PolyPhony/index.html
- ・github でも公開中 https://github.com/ktok07b6/polyphony
- 高位合成友の会第3回(2015/12/08)でのスライド
 https://www.slideshare.net/ktok07b6/3-polyphony

Polyphony の紹介(2)

Polyphony はこんなツール(になる予定)

- 高位合成友の会第3回(2015/12/08)のスライドより抜粋 -

• 特徴

- Python で書いたコードを Verilog-HDL に変換するための コンパイラ
- ・ コードは Python インタープリタで動く普通の Python のコード
- ・特殊なクラスや言語拡張は基本的になし
- ・ただし、使える言語要素に制限有り
- ・オープンソース


Polyphony の紹介(3)

Polyphony はこんなツール(になる予定)

- 高位合成友の会 第3回(2015/12/08)のスライドより抜粋 -
- 得意なこと
 - ・抽象度の高い処理記述
 - ソフトウェアのハードウェア化
 - 動くものを早く作る
- ・出来ないこと、苦手なこと
 - ・クロック単位のタイミング制御
 - ・ハードウェアの制御
 - ・性能の追求

ハードウェア記述言語の生産性と性能


- 高位合成友の会第3回(2015/12/08)のスライドより抜粋 -




```
fib.py
from polyphony import testbench
def fib(n):
    if n \le 0: return 0
    if n == 1: return 1
    r0 = 0
    r1 = 1
    for i in range(n-1):
        prev r1 = r1
        r1 = r0 + r1
        r0 = prev r1
    return r1
@testbench
def test():
    expect = [0,1,1,2,3,5,8,13,21,34,55,89,144,233,377,610]
    for i in range(len(expect)):
        result = fib(i)
        assert expect[i] == result
        print(i, "=>", result)
test()
```

```
shell$ python3 fib.py
0 = > 0
1 = > 1
2 = > 1
3 = > 2
6 = > 8
7 = > 13
8 = > 21
9 = > 34
10 = > 55
11 => 89
12 = > 144
13 => 233
14 => 377
15 => 610
shell$
```

Polyphony で fib.py を高位合成




Vivado で Behavioral Simulation




```
polyphony_out_fib.v
module fib
    input wire clk,
    input wire rst,
    input wire fib ready,
    input wire fib accept,
    output reg fib valid,
    input wire signed [31:0] fib_in_n,
    output reg signed [31:0] fib out 0
 );
 //localparams
 localparam fib b1 INIT = 0;
 localparam fib b1 S1 = 1;
 localparam fib ifthen 350 = 2;
 localparam fib ifelse4 S1 = 3;
 localparam fib ifthen 6.50 = 4;
 localparam fib ifelse 7 \text{ S}0 = 5;
    (中略)
endmodule
```

```
fib
  clk
  rst
→ fib_ready
fib_in_n
fib valid
fib_out_0
→ fib_accept
```



fib を PS(Processing System)から使うには?



MessagePack-RPC (Remote Procedure Call)

Request Message [0, 5, "fib", [3]] 94;00;05;A3;66;69;62;91;03 Response Message



```
fib_server.py
import msgpackrpc
class FibServer(object):
    def fib(self, n):
        if n \le 0: return 0
        if n == 1: return 1
        r0 = 0
        r1 = 1
        for i in range(n-1):
            prev r1 = r1
            r1 = r0 + r1
            r0 = prev r1
        return r1
svr=msgpackrpc.Server(FibServer())
svr.listen(msgpackrpc.Address(
    'localhost',18800))
svr.start()
```

```
shell$ python3 fib_client.py

0 => 0

1 => 1

2 => 1


3 => 2

4 => 3


shell$
```

```
shell$ python3 fib_server.py & shell$
```


MessagePack-RPC Server on FPGA-SoC-Linux(1)




MessagePack-RPC Server on FPGA-SoC-Linux(2)




MessagePack-RPC Server on FPGA-SoC-Linux(3)




MessagePack-RPC Server on FPGA-SoC-Linux(4)







msgpack-if-gen




Vivado IP Packager (1)




Vivado IP Packager (2)




Vivado IP Integrator (1)




Vivado IP Integrator (2)



Vivado Synthesis & Implementation (1)



Vivado Synthesis & Implementation (2)



Load and start fib server on PL(Programmable Logic)

FPGA-SoC-Linux(https://github.com/ikwzm/FPGA-SoC-Linux)の場合

1. Download "design_1_wrapper.bit" to PL


```
shell# echo 1 >/sys/class/fpgacfg/fpgacfg0/data_format
shell# echo 1 >/sys/class/fpgacfg/fpgacfg0/load_start
shell# dd if=design_1_wrapper.bit of=/dev/fpgacfg0 bs=1M
3+1 records in
3+1 records out
4045676 bytes (4.0 MB) copied, 0.296939 s, 13.6 MB/s
```

2. Load "zptty" device driver and overlay device-tree

```
shell# modprobe zptty
shell# dtbocfg.rb --install zptty0 --dts zptty0-zynq-zybo.dts
```

3. Start socat (background)

```
shell# socat -d -d tcp-listen:54321,fork /dev/zptty0,raw,nonblock,echo=0 & [2] 2145 2017/03/01 09:34:13 socat[2145] N listening on AF=2 0.0.0.0:54321
```




- 1. Design Flow が複雑
 - ・ すぐに切れそうな Tool Chain
 - ・msgpack-if-gen.rb 用の設定ファイル(fib.yml)が必要


32

- 2. MessagePack-RPC のオーバーヘッド
 - ・レイテンシーの増大
 - ・スループットの悪化
- 3. Polyphony の言語的な制約


課題 1.1 Design Flow が複雑 - すぐに切れそうな Tool Chain



課題 1.2 Design Flow が複雑 - msgpack-if-gen.rb 用設定ファイル必要



課題 2. MessagePack-RPC のオーバーヘッド



課題 3. Polyphony の言語的な制約

- もともと論理回路は動的型付けが苦手(というかムチャブリです)
 ところが Python は動的型付け言語
 Polyphony では変数の型を限定することで対応
 使えるのは 32bit 整数、True、False だけ(2015/12 時点)
- ・ 最近は List (1次元かつ中身は整数のみ)やタプルも追加
- ・ さらにクラスも使えるようになった(次頁参照)
- Polyphony は現在絶賛開発中 今後いろいろと出来る様になるかも (多倍長整数、浮動小数点、文字列、辞書、多次元配列...)

Polyphony の進化 - mmult.py -

```
mmult.pv
from polyphony import testbench
class StreamIn:
    def init (self, buf, size):
        self.size = size
        self.buf = buf
    def read(self, addr):
        return self.buf[addr]
class StreamOut:
    def init (self, buf, size):
        self.size = size
        self.buf = buf
    def write(self, addr, data):
        self.buf[addr] = data
def mmult(a_buf:list, b_buf:list, o_buf:list, size):
    a = StreamIn(a buf, size)
    b = StreamIn(b buf, size)
    o = StreamOut(o buf, size)
    for i in range(size):
        o.write(i, a.read(i) * b.read(i))
@testbench
def test():
    a = [0,1,2,3,4,5,6,7]
    b = [0,1,2,3,4,5,6,7]
    0 = [0,0,0,0,0,0,0,0] = 0
    size = 8
    mmult(a, b, o, size)
    for i in range(size):
print(i, ":", a[i], "*", b[i], "=>", o[i])
        assert o[i] == a[i]*b[i]
test()
```

```
shell$ python3 mmult.py
0:0*0=>0
1:1*1=>1
2:2*2=>4
3:3*3=>9
4:4*4=>16
5:5*5=>25
6:6*6=>36
7:7*7=>49
shell$
```

- ・2017年2月現在
- List と Class が使える。
- テストベンチ(polyphony_out_ test.v)は上手く動かなかった。
- List へのアクセスはウェイトが固定なので BlockRAM 限定。AXI マスター等は使えない。
- ・MessagePack-RPC は未対応。

参考 - PYNQ-Festival

- ・以下の資料やバイナリイメージ
 - ・本日説明したスライド
 - u-boot
 - Linux Kernel 4.8.17 (FPGA manager+Device Tree Overlay)
 - Debian 8 Root File System
 - design_1_wrapper.bit (PYNQ-Z1 用 bitstream)
 - fibonacci_client.ipynb

はこちらにあります。

https://github.com/ikwzm/PYNQ-Festival

参考 - Polyphony

- ・ Python ベースの高位合成コンパイラ
- 作っているのは 有限会社シンビーhttp://www.sinby.com/PolyPhony/index.html
- ・github でも公開中 https://github.com/ktok07b6/polyphony
- 高位合成友の会第3回(2015/12/08)でのスライド
 https://www.slideshare.net/ktok07b6/3-polyphony

参考 - MessagePack-VHDL

・MessagePack-RPC を使って FPGA を制御 @Qiita http://qiita.com/ikwzm/items/2644c6e50a7049c75d49

・github で公開中

https://github.com/ikwzm/msgpack-vhdl

https://github.com/ikwzm/msgpack-vhdl-examples

参考 - FPGA-SoC-Linux

 FPGA+SoC+Linux+Device Tree Overlay+FPGA Manager(PYNQ-Z1 対応) @Qiita

http://qiita.com/ikwzm/items/d6fdaa859906252fd8b0

・github で公開中

https://github.com/ikwzm/FPGA-SoC-Linux