Assignment Curs - Implementarea unui Pipeline Aritmetic pentru Adunarea în Virgulă Mobilă

Disciplina: Structura Sistemelor de Calcul

Student: Maria-Magdalena Creț

Grupa 30223

Anul Universitar 2024-2025

Cuprins

1	Introducere	3
2	Analiza Etapelor Pipelined	3
3	Implementare 3.1 Stage 1: Extracție Componente (Comparare) 3.2 Stage 2: Aliniere 3.3 Stage 3: Adunare și scădere mantise 3.4 Stage 4: Normalizare 3.5 Aspecte Tehnice Detaliate 3.5.1 Managementul Datelor 3.5.2 Control Flow 3.5.3 Timing și Sincronizare	4 4 5 6 7 9 9
4	Performanță	9
5	Simulare 5.1 Structura Testbench	9 10 10
6	Concluzie	12
Bi	ibliografie	14
Δ 1	neve	15

1 Introducere

În secțiuniile următoare se va descrie implementarea unui pipeline adder pentru numere în virgulă mobilă folosind standardul IEEE 754 single precision. Implementarea este realizată în VHDL și oferă o soluție eficientă pentru adunarea numerelor în virgulă mobilă cu latență fixă și throughput ridicat.

Formatul de date cu care se va lucra este următorul:

• Total: 32 biți

• Semn: 1 bit (MSB)

• Exponent: 8 biți

• Mantisă: 23 biți

Obiectiele acestui pipeline pentru adunarea cu virgulă mobilă sunt:

- Reducerea timpului de execuție prin procesare paralelă
- Latență fixă de 4 cicluri de ceas
- Frecvență de operare optimizată
- Precizie de calcul conform standardului
- Pipeline balansat între etape
- Scalabilitate

2 Analiza Etapelor Pipelined

Pentru început, se remarcă vis-a-vis de numărul de biți aleși pentru exponent și pentru mantisa. Mai precis 23 pentru mantisă și 8 pentru exponent. Se lucrează cu un Pipeline pe 32 de biți. De precizat este (conform comentariului adăugat în primul fișier de cod - cel cu implementarea) că în formatul IEEE 754 single precision (32 biți), numărul este împărțit în: 1 bit pentru semn (cel mai semnificativ bit - MSB), 8 biți pentru exponent (următorii biți), respectiv 23 biți pentru mantisă (biții rămași). Prin însumarea acestora se ajunge la 32 de biți. Motivele pentru alegerea acestor valori specifice sunt: Pentru exponent (8 biți): permite reprezentarea exponentului în intervalul [-127, 128] și este suficient pentru majoritatea aplicațiilor generale. Iar pentru mantisă (23 biți): oferă aproximativ 7 cifre zecimale de precizie. De asemenea. include un "hidden bit" implicit (care nu este stocat). Precizia efectivă este de 24 biți datorită hidden bit-ului.

Stage 1: Comparare

- Latență: 1 ciclu de ceas
- Operații Critice:
 - Extracția paralelă a semnelor, exponenților și mantiselor
 - Tratarea bitului ascuns pentru numerele denormalizate

Stage 2: Aliniere

- Latență: 1 ciclu de ceas
- Operații Critice:
 - Deplasarea mantisei (până la 23 de poziții)
 - De obicei, această etapă reprezintă calea critică din cauza utilizării shifter-ului de tip rotire.

• Utilizare Resurse:

- Comparatoare pentru calcularea diferentei dintre
- Shifter de tip rotire exponenți

Stage 3: Adunare sau scădere mantise

- Latență: 1 ciclu de ceas
- Operații Critice:
 - Adunarea mantiselor
 - Deplasare de normalizare cu o poziție
 - Ajustarea exponenților
- Utilizare Resurse:
 - Adunător pe 24 de biți
 - Shifter mic pentru normalizare

Stage 4: Normalizare

- Latență: 1 ciclu de ceas
- Operații Critice:
 - Verificarea depășirii mantisei
 - Normalizare fără depășire
 - Transmiterea semnului și validității

3 Implementare

Implementarea s-a realizat pe baza diagramei de mai jos, respectând etapele de pipeline pentru adunarea cu virgulă mobilă:

3.1 Stage 1: Extracție Componente (Comparare)

Funcționalități:

- Separare paralelă semn/exponent/mantisă
- Adăugare bit implicit la mantisă
- Validare date intrare

Semnale cheie:

```
signal stage1_sign_array : stage1_signs;
signal stage1_exp_array : stage1_exps;
signal stage1_mant_array : stage1_mants;
```

Se extrag semnul, exponentul și mantisa din nr1 și nr2.

Se adaugă bitul ascuns (hidden bit) mantiselor pentru a asigura precizia completă.

Se setează semnalul stage1_valid dacă datele de intrare sunt valide. Cod relevant:

```
stage1_sign_array(0) <= nr1(31);
stage1_sign_array(1) <= nr2(31);
stage1_exp_array(0) <= unsigned(nr1(30 downto 23));
stage1_exp_array(1) <= unsigned(nr2(30 downto 23));
stage1_mant_array(0) <= '1' & unsigned(nr1(22 downto 0));
stage1_mant_array(1) <= '1' & unsigned(nr2(22 downto 0));</pre>
```

3.2 Stage 2: Aliniere

Operații principale:

- Comparare exponenți
- Calcul diferentă exponenti
- Shift mantisă număr mai mic

Semnale importante:

```
signal stage2_sign_larger : sign_type;
signal stage2_larger_exp : exp_type;
signal stage2_larger_mant : mantissa_type;
```

Se compară exponenții numerelor. Numărul cu exponent mai mare devine "mai mare" (larger), iar celălalt este ajustat (smaller) prin deplasare la dreapta.

Diferența dintre exponenți (exp_diff) este utilizată pentru alinierea mantiselor.

Cod relevant:

```
if stage1_exp_array(0) >= stage1_exp_array(1) then
       stage2_larger_exp <= stage1_exp_array(0);</pre>
       stage2_larger_mant <= stage1_mant_array(0);</pre>
3
       stage2_sign_larger <= stage1_sign_array(0);</pre>
4
       exp_diff := to_integer(stage1_exp_array(0) - stage1_exp_array(1));
5
   else
6
       stage2_larger_exp <= stage1_exp_array(1);</pre>
7
       stage2_larger_mant <= stage1_mant_array(1);</pre>
       stage2_sign_larger <= stage1_sign_array(1);</pre>
9
       exp_diff := to_integer(stage1_exp_array(1) - stage1_exp_array(0));
10
  end if;
11
12
   stage2_smaller_mant <= shift_right(resize(stage1_mant_array(1), 2*
13
      MANTISSA_BITS+2), exp_diff);
```

3.3 Stage 3: Adunare și scădere mantise

În această etapă, mantisele celor două numere de intrare sunt ajustate astfel încât să fie aliniate, iar operația de adunare sau scădere este realizată pe baza semnului fiecărui număr.

Funcționalități:

• Adunare/scădere mantise aliniate

Semnale critice:

```
signal stage3_sign : sign_type;
signal stage3_exp : exp_type;
signal stage3_sum : sum_type;
```

Mantisele sunt fie adunate, fie scăzute, în funcție de semn.

Exponentul final este cel mai mare exponent.

- Alinierea mantisei mai mici: Dacă există o diferență între exponenți, mantisa mai mică este deplasată la dreapta pentru a alinia pozițiile zecimale, păstrând astfel precizia calculului. Această operație este implementată folosind un shift_right.
- Operația matematică (adunare sau scădere):
 - Dacă semnele celor două numere sunt identice (stage1_sign_array și nr2(31)), se efectuează adunarea mantiselor.
 - Dacă semnele sunt diferite, se realizează scăderea mantiselor, iar semnul rezultatului final este păstrat din mantisa mai mare.
- Salvarea exponentului: După efectuarea operației, exponentul mai mare este propagat înainte, deoarece acesta corespunde poziției zecimale aliniate.
- Semnalizarea validității etapei: Semnalul de validitate (stage3_valid) este actualizat pe baza valorii semnalului anterior de validitate (stage2_valid).

Cod relevant:

```
if stage1_sign_array = nr2(31) then
                    -- Semne egale, adunare
2
                    stage3_sum <= resize(stage2_larger_mant, MANTISSA_BITS</pre>
3
                       +3) + resize(smaller_mant_shifted, MANTISSA_BITS+3);
                    stage3_sign <= stage1_sign_array;</pre>
        else
                    -- Semne diferite, scadere
                    stage3_sum <= resize(stage2_larger_mant, MANTISSA_BITS</pre>
                       +3) - resize(smaller_mant_shifted, MANTISSA_BITS+3);
                    -- Semnul se pastreaza de la mantisa mai mare
                    stage3_sign <= stage2_larger_mant(MANTISSA_BITS);</pre>
10
       end if;
       stage3_exp <= stage2_larger_exp;
12
       stage3_valid <= stage2_valid;
13
```

3.4 Stage 4: Normalizare

Etapa 4 din pipeline-ul adderului pentru numere în virgulă mobilă are rolul de a normaliza rezultatul intermediar astfel încât să respecte standardul IEEE 754. În această etapă se ajustează mantisa si exponentul pentru a obtine o reprezentare corectă.

Funcționalități:

- Verificarea depășirii mantisei: Dacă rezultatul adunării/scăderii mantiselor din etapa 3 are bitul cel mai semnificativ (MANTISSA_BITS+2) setat la 1, mantisa este mutată spre dreapta, iar exponentul este incrementat cu 1.
- Normalizare fără depășire: Dacă bitul cel mai semnificativ nu este 1, mantisa și exponentul rămân nemodificate.
- Transmiterea semnului și validității: Semnul rezultatului este transmis mai departe din etapa 3, iar semnalul de validitate este activat dacă datele sunt valide.

Cod relevant:

```
process(clk, reset)
  begin
2
       if reset = '1' then
3
           stage4_valid <= '0';
       elsif rising_edge(clk) then
           if stage3_sum(MANTISSA_BITS+2) = '1' then
                stage4_mant_norm <= stage3_sum(MANTISSA_BITS+1 downto 1);
7
                   -- Mutare mantisa
                stage4_exp_norm <= stage3_exp + 1;</pre>
8
                   -- Cre tere exponent
           else
                stage4_mant_norm <= stage3_sum(MANTISSA_BITS downto 0);</pre>
10
                   -- Mantisa nemodificat
                stage4_exp_norm <= stage3_exp;</pre>
11
                   -- Exponent nemodificat
           end if;
12
13
           stage4_sign <= stage3_sign;</pre>
                                            -- Semnul rezultatului
14
           stage4_valid <= stage3_valid; -- Semnalul de validitate
15
       end if;
16
   end process;
17
```

La finalul acestei etape:

- Mantisa este normalizată, astfel încât primul bit semnificativ să fie 1.
- Exponentul este ajustat pentru a păstra valoarea corectă.
- Semnul și semnalul de validitate sunt propagate mai departe.

Rezultatul poate fi combinat într-o reprezentare finală conform formatului IEEE 754.




Figura 1: Implementare Floating Adder Pipeline - stages

3.5 Aspecte Tehnice Detaliate

3.5.1 Managementul Datelor

Tipuri de date specializate:

```
subtype mantissa_type is unsigned(MANTISSA_BITS downto 0);
subtype large_mantissa_type is unsigned(2*MANTISSA_BITS+1 downto 0);
subtype sum_type is unsigned(MANTISSA_BITS+2 downto 0);
```

3.5.2 Control Flow

- Reset sincron
- Validare input/output
- Propagare semnale valid între etape

3.5.3 Timing și Sincronizare

- Clock-uri: Rising edge triggering
- Latențe:
 - Stage 1: 1 ciclu
 - Stage 2: 1 ciclu
 - Stage 3: 1 ciclu
 - Stage 4: 1 ciclu
- Throughput: 1 rezultat/ciclu după latență inițială

4 Performanță

Metrici de performanță:

- 1. Latența: este fixă pentru 4 cicluri de la intrare la ieșire. Totodată nu există variații de latență dependente de date. Semnalul valid_out indică disponibilitatea rezultatului.
- 2. **Throughput:** Un rezultat la fiecare ciclu de ceas după o latență inițială de 4 cicluri. Debit efectiv limitat de rata datelor de intrare si de semnalul valid_in.
- 3. Logica combinatorie este determinată de shifter-ul cu rotație din Etapa 2.
- 4. Frecvența Ceasului: Calea critică se află în Etapa 2, adică în etapa de aliniere. Frecvența va depinde de dispozitivul specific și de optimizare.

5 Simulare

5.1 Structura Testbench

```
entity fp_adder_pipeline_tb is
end fp_adder_pipeline_tb;
```

5.2 Semnale de Test

• Clock: Perioadă de 20ns

• Reset: Activ high

• Semnale de date: nr1, nr2 (32 biți)

• Semnale de control: valid_input, valid_outup

5.3 Cazuri de Test

Test 1: Adunare Numere Pozitiv-Negativ




Figura 2: Testare Cazul 1

Test 2: Adunare cu Overflow




Figura 3: Testare Cazul 2

Test 3: Adunare cu numere cu zecimale

nr1 = 01000000100110011001100110011010 (4.6)

nr2 = 01000000010011001100110011001101 (3.2)

Rezultat așteptat: 01000001000001100110011001100110 (7.8)




Figura 4: Testare Cazul 2

Test 4: Adunare numere simple




Figura 5: Testare Cazul 4

Explicație Cod

Testbench-ul include:

- Generare semnal clock cu perioadă 20ns
- Secvență de reset la început (2 perioade clock)
- Activare valid_input după reset

Testare secvențială a trei cazuri distincte:

- Adunare numere pozitive
- Operații cu numere de semne diferite
- Verificare comportament pentru rezultate negative

6 Concluzie

Implementarea unui Floating Point Adder Pipeline constă într-un proces secvențial care realizează adunarea sau scăderea a două numere în virgulă mobilă, respectând standardele IEEE 754. Arhitectura pipeline este împărțită în patru etape esențiale, fiecare contribuind la procesarea parțială a datelor pentru a optimiza latența și a permite paralelismul. Această implementare pipeline aduce numeroase avantaje:

- Performanță crescută: Divizarea operațiilor în etape permite suprapunerea lor, ceea ce reduce latența generală.
- Modularitate: Fiecare etapă este responsabilă de un pas bine definit în procesul de calcul, permitând reutilizarea și îmbunătățirea separată a fiecărui modul.
- Precizie: Alinierea corectă a mantiselor, semnul rezultatului și normalizarea sunt asigurate, respectând cerințele standardului IEEE 754.
- Flexibilitate: Arhitectura poate fi extinsă pentru a sprijini alte operații în virgulă mobilă, cum ar fi înmulțirea sau împărțirea.

Posibile optimizări

Modificarea Etapelor

Etapa 2 ar putea fi împărțită în două etape:

- Compararea exponenților și calcularea cantității de deplasare
- Operația efectivă de deplasare

Acest lucru ar crește latența la 4 cicluri, dar ar îmbunătăți frecvența maximă.

Precizie

Implementarea actuală menține precizia completă.

Se poate reduce dimensiunea shifter-ului pentru aplicații care tolerează o precizie mai mică.

Gestionarea Cazurilor Speciale

Adăugarea detectării timpurii pentru intrări zero (când se realizează adunare cu 0, acest lucru să poată fi detectat mai rapid și optimizat ca să nu mai treacă prin toate etapele).

Implementarea unei căi rapide pentru exponenți egali.

Bibliografie

- $[1] \ \ https://www.javatpoint.com/arithmetic-pipeline$
- [2] https://www.researchgate.net/publication/3044180_ $An_IEEE_compliant_floating$ point_adder_that_conforms_with_the_pipeline_packet forwarding_paradigm
- $[3] \ https://www.philadelphia.edu.jo/academics/kaubaidy/uploads/ACA-Lect5.pdf$

Anexe

Mai jos s-au anexat codurile modificate pentru implemetare, respectiv pentru simulare.

Codul corespunzător implementării este următorul:

```
---- Universitatea Tehnica din Cluj-Napoca
2
   ---- Facultatea de Automatica si Calculatoare
3
   ---- 2024-2025
4
   ---- Assignment Curs - testbench pentru adunarea in virgula mobila
5
   ---- Student: Cret Maria Magdalena
6
   ---- Grupa: 30233 Semigrupa 1
    ---- Fisier Implementare Floating Adder Pipeline ----
9
10
  library IEEE;
11
  use IEEE.STD_LOGIC_1164.ALL;
12
  use IEEE.NUMERIC_STD.ALL;
13
14
  entity fp_adder_pipeline is
15
      port (
16
           clk
                     : in std_logic;
17
           reset
                     : in std_logic;
18
                      : in std_logic_vector(31 downto 0);
           nr1
19
                     : in std_logic_vector(31 downto 0);
20
           valid_input: in std_logic;
21
           result : out std_logic_vector(31 downto 0);
22
           valid_output: out std_logic
23
      );
24
  end fp_adder_pipeline;
25
26
   architecture pipeline of fp_adder_pipeline is
27
28
       constant EXPONENT_BITS : integer := 8;
29
       constant MANTISSA_BITS : integer := 23;
30
31
       subtype sign_type is std_logic;
32
       subtype exp_type is unsigned(EXPONENT_BITS-1 downto 0);
33
       subtype mantissa_type is unsigned(MANTISSA_BITS downto 0);
34
       subtype sum_type is unsigned(MANTISSA_BITS+2 downto 0);
35
36
       -- Semnale pentru etape
37
       signal stage1_sign_array : sign_type;
38
39
       signal stage1_exp_array : exp_type;
       signal stage1_mant_array : mantissa_type;
40
       signal stage1_valid
                            : std_logic;
41
42
       signal stage2_larger_exp : exp_type;
43
       signal stage2_larger_mant: mantissa_type;
44
       signal stage2_smaller_mant: mantissa_type;
45
       signal stage2_exp_diff : integer;
46
                                : std_logic;
       signal stage2_valid
47
48
```

```
signal stage3_sign
                                    : sign_type;
49
       signal stage3_sum
                                    : sum_type;
50
       signal stage3_exp
                                    : exp_type;
51
       signal stage3_valid
                                    : std_logic;
52
53
       signal stage4_mant_norm
                                    : mantissa_type;
54
       signal stage4_exp_norm
                                    : exp_type;
55
       signal stage4_sign
                                    : sign_type;
56
       signal stage4_valid
                                    : std_logic;
57
58
59
   begin
60
       -- Etapa 1: Extrage semnul, exponentul si mantisa
61
       process(clk, reset)
62
       begin
63
            if reset = '1' then
64
                stage1_valid <= '0';
65
            elsif rising_edge(clk) then
66
                stage1_sign_array <= nr1(31);</pre>
67
                stage1_exp_array <= unsigned(nr1(30 downto 23));</pre>
68
                stage1_mant_array <= "1" & unsigned(nr1(22 downto 0)); --</pre>
69
                    Adaugarea bitului ascuns
                stage1_valid <= valid_input;
70
71
            end if;
       end process;
72
73
       -- Etapa 2: Alinierea mantiselor
74
       process(clk, reset)
75
       begin
76
            if reset = '1' then
77
                stage2_valid <= '0';
78
            elsif rising_edge(clk) then
79
                if stage1_exp_array >= unsigned(nr2(30 downto 23)) then
80
                     stage2_larger_exp <= stage1_exp_array;</pre>
81
                     stage2_larger_mant <= stage1_mant_array;</pre>
                     stage2_smaller_mant <= "1" & unsigned(nr2(22 downto 0));</pre>
83
                     stage2_exp_diff <= to_integer(stage1_exp_array -</pre>
84
                        unsigned(nr2(30 downto 23)));
                else
85
                     stage2_larger_exp <= unsigned(nr2(30 downto 23));</pre>
86
                     stage2_larger_mant <= "1" & unsigned(nr2(22 downto 0));</pre>
87
                     stage2_smaller_mant <= stage1_mant_array;</pre>
88
                     stage2_exp_diff <= to_integer(unsigned(nr2(30 downto 23)
89
                        ) - stage1_exp_array);
                end if;
90
                stage2_valid <= stage1_valid;
91
            end if;
92
       end process;
93
94
       -- Etapa 3: Adunare sau scadere mantise
95
       process(clk, reset)
96
       variable smaller_mant_shifted : mantissa_type;
97
       begin
98
            if reset = '1' then
99
```

```
stage3_valid <= '0';
100
            elsif rising_edge(clk) then
101
                 if stage2_exp_diff > 0 then
102
                      smaller_mant_shifted := shift_right(stage2_smaller_mant,
103
                          stage2_exp_diff);
                 else
104
                      smaller_mant_shifted := stage2_smaller_mant;
105
                 end if:
106
107
                 if stage1_sign_array = nr2(31) then
108
                      -- Semne egale, adunare
109
                      stage3_sum <= resize(stage2_larger_mant, MANTISSA_BITS</pre>
110
                         +3) + resize(smaller_mant_shifted, MANTISSA_BITS+3);
                      stage3_sign <= stage1_sign_array;</pre>
111
                 else
112
                       - Semne diferite, scadere
113
                      stage3_sum <= resize(stage2_larger_mant, MANTISSA_BITS</pre>
                         +3) - resize(smaller_mant_shifted, MANTISSA_BITS+3);
                      -- Semnul se pastreaza de la mantisa mai mare
115
                      stage3_sign <= stage2_larger_mant(MANTISSA_BITS);</pre>
116
                 end if;
117
118
                 stage3_exp <= stage2_larger_exp;</pre>
                 stage3_valid <= stage2_valid;
120
            end if:
121
        end process;
122
123
        -- Etapa 4: Normalizare
124
        process(clk, reset)
125
        begin
126
            if reset = '1' then
127
                 stage4_valid <= '0';
128
             elsif rising_edge(clk) then
129
                 if stage3_sum(MANTISSA_BITS+2) = '1' then
130
                      stage4_mant_norm <= stage3_sum(MANTISSA_BITS+1 downto 1)</pre>
131
                             -- Mutare mantisa pentru normalizare
                      stage4_exp_norm <= stage3_exp + 1;</pre>
132
                 else
133
                      stage4_mant_norm <= stage3_sum(MANTISSA_BITS downto 0);</pre>
134
                      stage4_exp_norm <= stage3_exp;</pre>
135
                 end if;
136
137
                 stage4_sign <= stage3_sign;</pre>
138
                 stage4_valid <= stage3_valid;
139
            end if;
140
        end process;
142
        -- Rezultat final
143
        process(clk, reset)
144
        begin
145
            if reset = '1' then
146
                 result <= (others => '0');
147
                 valid_output <= '0';</pre>
148
            elsif rising_edge(clk) then
149
```

```
if stage4_valid = '1' then
150
                      result <= stage4_sign & std_logic_vector(stage4_exp_norm
151
                          ) &
                                  std_logic_vector(stage4_mant_norm(
152
                                     MANTISSA_BITS-1 downto 0));
                      valid_output <= '1';</pre>
                 else
154
                      valid_output <= '0';</pre>
155
156
             end if;
157
        end process;
158
159
   end pipeline;
160
```

Codul corespunzător simulării este următorul:

```
1
   ---- Universitatea Tehnica din Cluj-Napoca
2
   ---- Facultatea de Automatica si Calculatoare
3
   ---- 2024-2025
4
   ---- Assignment Curs - testbench pentru adunarea in virgula mobila
5
   ---- Student: Cret Maria Magdalena
6
   ---- Grupa: 30233 Semigrupa 1
   ---- Fisier Testbench -----
9
  library IEEE;
11
  use IEEE.STD_LOGIC_1164.ALL;
12
  use IEEE.NUMERIC_STD.ALL;
13
14
   entity fp_adder_pipeline_tb is
15
   end fp_adder_pipeline_tb;
16
17
   architecture testbench of fp_adder_pipeline_tb is
18
19
       -- semnale pentru instanta
20
21
       signal clk
                            : std_logic := '0';
       signal reset
                            : std_logic := '0';
22
       signal nr1
                            : std_logic_vector(31 downto 0) := (others =>
23
          '0');
       signal nr2
                            : std_logic_vector(31 downto 0) := (others =>
24
          '0');
       signal valid_input
                            : std_logic := '0';
25
       signal result
                      : std_logic_vector(31 downto 0);
26
       signal valid_output : std_logic;
27
28
       -- semnale pentru verificare
29
       signal expected_result : std_logic_vector(31 downto 0);
30
                               : boolean := true;
       signal pass
31
32
       constant clk_period : time := 10 ns;
33
34
  begin
35
```

```
36
       -- Instantierea unitatii testate
37
       uut: entity work.fp_adder_pipeline
38
           port map (
39
               clk => clk,
40
               reset => reset,
               nr1 => nr1,
42
               nr2 => nr2,
43
               valid_input => valid_input,
44
               result => result,
45
               valid_output => valid_output
46
           );
47
48
       -- Generare clock
49
       clk_process: process
50
51
       begin
           while true loop
52
               clk <= '0';
53
               wait for clk_period / 2;
54
               clk <= '1';
55
               wait for clk_period / 2;
56
           end loop;
57
       end process;
58
59
       -- Proces de testare
60
       stimulus_process: process
61
62
       begin
           -- Reset
63
           reset <= '1';
64
           wait for 2 * clk_period;
65
           reset <= '0';
66
67
           -- Test 1: Adunare simpla
68
           nr1 <= "0100000101000000000000000000000"; -- 12.0 -- HEXA: 0
69
              x41400000
           nr2 <= "010000001010000000000000000000"; -- 5.0 -- HEXA: 0
70
              x40A00000
           expected_result <= "0100000110010000000000000000000"; -- 17.0
71
              -- HEXA: 0x43100000
           valid_input <= '1';</pre>
72
           wait for clk_period;
73
           valid_input <= '0';</pre>
74
75
           wait until valid_output = '1';
76
           assert result = expected_result report "Test_1_1_failed" severity
77
              error;
           -- Test 2: Adunare cu numere negative
79
           nr1 <= "1100000010100000000000000000000"; -- -5.0 -- HEXA:
80
           nr2 <= "0100000010100000000000000000000"; -- 5.0
81
           82
           valid_input <= '1';</pre>
83
           wait for clk_period;
84
           valid_input <= '0';</pre>
85
```

```
86
           wait until valid_output = '1';
87
           assert result = expected_result report "Test_{\square}2_{\square}failed" severity
88
              error;
89
           -- Test 3: Adunare cu overflow
           nr1 <= "01111111100000000000000000000000000"; -- Float Max
91
           92
           93
              Max (overflow)
           valid_input <= '1';</pre>
94
           wait for clk_period;
95
           valid_input <= '0';</pre>
96
97
           wait until valid_output = '1';
98
           assert result = expected_result report "Test_3_failed" severity
99
              error;
100
           -- Test 4: Adunare cu numere cu zecimale
101
           nr1 <= "010000001001100110011001101010"; -- 4.6
102
           nr2 <= "0100000001001100110011001101"; -- 3.2
103
           expected_result <= "01000001000001100110011001100110"; -- 7.8
104
           valid_input <= '1';</pre>
105
           wait for clk_period;
106
           valid_input <= '0';</pre>
107
108
           wait until valid_output = '1';
109
           assert result = expected_result report "Test_4_failed" severity
110
              error;
111
           report "All_tests_passed" severity note;
112
           wait;
113
       end process;
114
115
   end testbench;
116
```