

# **Assignment Curs - Implementarea unui Pipeline Aritmetic pentru Adunarea în Virgulă Mobilă**

Disciplina: Structura Sistemelor de Calcul

Student: Maria-Magdalena Creț

Grupa 30223

Anul Universitar 2024-2025

# Cuprins

<b>1</b>	<b>Introducere</b>	<b>3</b>
<b>2</b>	<b>Analiza Etapelor Pipelined</b>	<b>3</b>
<b>3</b>	<b>Implementare</b>	<b>4</b>
3.1	Stage 1: Extracție Componente (Comparare) . . . . .	4
3.2	Stage 2: Aliniere . . . . .	5
3.3	Stage 3: Adunare și scădere mantise . . . . .	6
3.4	Stage 4: Normalizare . . . . .	7
3.5	Aspecte Tehnice Detaliat	9
3.5.1	Managementul Datelor . . . . .	9
3.5.2	Control Flow . . . . .	9
3.5.3	Timing și Sincronizare . . . . .	9
<b>4</b>	<b>Performanță</b>	<b>9</b>
<b>5</b>	<b>Simulare</b>	<b>9</b>
5.1	Structura Testbench . . . . .	9
5.2	Semnale de Test . . . . .	10
5.3	Cazuri de Test . . . . .	10
<b>6</b>	<b>Concluzie</b>	<b>12</b>
	<b>Bibliografie</b>	<b>14</b>
	<b>Anexe</b>	<b>15</b>

# 1 Introducere

În secțiunile următoare se va descrie implementarea unui pipeline adder pentru numere în virgulă mobilă folosind standardul IEEE 754 single precision. Implementarea este realizată în VHDL și oferă o soluție eficientă pentru adunarea numerelor în virgulă mobilă cu latență fixă și throughput ridicat.

Formatul de date cu care se va lucra este următorul:

- Total: 32 biți
- Semn: 1 bit (MSB)
- Exponent: 8 biți
- Mantisă: 23 biți

Obiectivele acestui pipeline pentru adunarea cu virgulă mobilă sunt:

- Reducerea timpului de execuție prin procesare paralelă
- Latență fixă de 4 cicluri de ceas
- Frecvență de operare optimizată
- Precizie de calcul conform standardului
- Pipeline balansat între etape
- Scalabilitate

## 2 Analiza Etapelor Pipelined

Pentru început, se remarcă vis-a-vis de numărul de biți aleși pentru exponent și pentru mantisa. Mai precis 23 pentru mantisă și 8 pentru exponent. Se lucrează cu un Pipeline pe 32 de biți. De precizat este (conform comentariului adăugat în primul fișier de cod - cel cu implementarea) că în formatul IEEE 754 single precision (32 biți), numărul este împărțit în: 1 bit pentru semn (cel mai semnificativ bit - MSB), 8 biți pentru exponent (următorii biți), respectiv 23 biți pentru mantisă (biții rămași). Prin însumarea acestora se ajunge la 32 de biți. Motivele pentru alegerea acestor valori specifice sunt: Pentru exponent (8 biți): permite reprezentarea exponentului în intervalul  $[-127, 128]$  și este suficient pentru majoritatea aplicațiilor generale. Iar pentru mantisă (23 biți): oferă aproximativ 7 cifre zecimale de precizie. De asemenea, include un "hidden bit" implicit (care nu este stocat). Precizia efectivă este de 24 biți datorită hidden bit-ului.

### Stage 1: Comparare

- **Latență:** 1 ciclu de ceas
- **Operații Critice:**
  - Extracția paralelă a semnelor, exponenților și mantiselor
  - Tratarea bitului ascuns pentru numerele denormalizate

## Stage 2: Aliniere

- **Latență:** 1 ciclu de ceas
- **Operații Critice:**
  - Deplasarea mantisei (până la 23 de poziții)
  - De obicei, această etapă reprezintă calea critică din cauza utilizării shifter-ului de tip rotire.
- **Utilizare Resurse:**
  - Comparatoare pentru calcularea diferenței dintre
  - Shifter de tip rotire exponenți

## Stage 3: Adunare sau scădere mantise

- **Latență:** 1 ciclu de ceas
- **Operații Critice:**
  - Adunarea mantiselor
  - Deplasare de normalizare cu o poziție
  - Ajustarea exponenților
- **Utilizare Resurse:**
  - Adunător pe 24 de biți
  - Shifter mic pentru normalizare

## Stage 4: Normalizare

- **Latență:** 1 ciclu de ceas
- **Operații Critice:**
  - Verificarea depășirii mantisei
  - Normalizare fără depășire
  - Transmiterea semnului și validității

# 3 Implementare

Implementarea s-a realizat pe baza diagramei de mai jos, respectând etapele de pipeline pentru adunarea cu virgulă mobilă:

## 3.1 Stage 1: Extracție Componente (Comparare)

**Funcționalități:**

- Separare paralelă semn/exponent/mantisă
- Adăugare bit implicit la mantisă
- Validare date intrare

### Semnale cheie:

```
signal stage1_sign_array : stage1_signs;  
signal stage1_exp_array  : stage1_exps;  
signal stage1_mant_array : stage1_mants;
```

Se extrag semnul, exponentul și mantisa din `nr1` și `nr2`.

Se adaugă bitul ascuns (*hidden bit*) mantiselor pentru a asigura precizia completă.

Se setează semnalul `stage1_valid` dacă datele de intrare sunt valide. **Cod relevant:**

```
1 stage1_sign_array(0) <= nr1(31);  
2 stage1_sign_array(1) <= nr2(31);  
3 stage1_exp_array(0) <= unsigned(nr1(30 downto 23));  
4 stage1_exp_array(1) <= unsigned(nr2(30 downto 23));  
5 stage1_mant_array(0) <= '1' & unsigned(nr1(22 downto 0));  
6 stage1_mant_array(1) <= '1' & unsigned(nr2(22 downto 0));
```

## 3.2 Stage 2: Aliniere

### Operații principale:

- Comparare exponenți
- Calcul diferență exponenți
- Shift mantisă număr mai mic

### Semnale importante:

```
signal stage2_sign_larger : sign_type;  
signal stage2_larger_exp  : exp_type;  
signal stage2_larger_mant : mantissa_type;
```

Se compară exponenții numerelor. Numărul cu exponent mai mare devine "mai mare" (*larger*), iar celălalt este ajustat (*smaller*) prin deplasare la dreapta.

Diferența dintre exponenți (`exp_diff`) este utilizată pentru alinierea mantiselor.

### Cod relevant:

```
1 if stage1_exp_array(0) >= stage1_exp_array(1) then  
2     stage2_larger_exp <= stage1_exp_array(0);  
3     stage2_larger_mant <= stage1_mant_array(0);  
4     stage2_sign_larger <= stage1_sign_array(0);  
5     exp_diff := to_integer(stage1_exp_array(0) - stage1_exp_array(1));  
6 else  
7     stage2_larger_exp <= stage1_exp_array(1);  
8     stage2_larger_mant <= stage1_mant_array(1);  
9     stage2_sign_larger <= stage1_sign_array(1);  
10    exp_diff := to_integer(stage1_exp_array(1) - stage1_exp_array(0));  
11 end if;  
12  
13 stage2_smaller_mant <= shift_right(resize(stage1_mant_array(1), 2*  
    MANTISSA_BITS+2), exp_diff);
```

### 3.3 Stage 3: Adunare și scădere mantise

În această etapă, mantisele celor două numere de intrare sunt ajustate astfel încât să fie aliniat, iar operația de adunare sau scădere este realizată pe baza semnului fiecărui număr.

#### Funcționalități:

- Adunare/scădere mantise aliniat

#### Semnale critice:

```
signal stage3_sign : sign_type;  
signal stage3_exp  : exp_type;  
signal stage3_sum  : sum_type;
```

Mantisele sunt fie adunate, fie scăzute, în funcție de semn.

Exponentul final este cel mai mare exponent.

- **Alinierea mantisei mai mici:** Dacă există o diferență între exponenți, mantisa mai mică este deplasată la dreapta pentru a alinia pozițiile zecimale, păstrând astfel precizia calculului. Această operație este implementată folosind un `shift_right`.
- **Operația matematică (adunare sau scădere):**
  - Dacă semnele celor două numere sunt identice (`stage1_sign_array` și `nr2(31)`), se efectuează adunarea mantiselor.
  - Dacă semnele sunt diferite, se realizează scăderea mantiselor, iar semnul rezultatului final este păstrat din mantisa mai mare.
- **Salvarea exponentului:** După efectuarea operației, exponentul mai mare este propagat înainte, deoarece acesta corespunde poziției zecimale aliniat.
- **Semnalizarea validității etapei:** Semnalul de validitate (`stage3_valid`) este actualizat pe baza valorii semnalului anterior de validitate (`stage2_valid`).

#### Cod relevant:

```
1  if stage1_sign_array = nr2(31) then  
2      -- Semne egale, adunare  
3      stage3_sum <= resize(stage2_larger_mant, MANTISSA_BITS  
4          +3) + resize(smaller_mant_shifted, MANTISSA_BITS+3);  
5      stage3_sign <= stage1_sign_array;  
6  else  
7      -- Semne diferite, scadere  
8      stage3_sum <= resize(stage2_larger_mant, MANTISSA_BITS  
9          +3) - resize(smaller_mant_shifted, MANTISSA_BITS+3);  
10     -- Semnul se pastreaza de la mantisa mai mare  
11     stage3_sign <= stage2_larger_mant(MANTISSA_BITS);  
12 end if;  
13  
14 stage3_exp <= stage2_larger_exp;  
15 stage3_valid <= stage2_valid;
```

### 3.4 Stage 4: Normalizare

Etapa 4 din pipeline-ul adderului pentru numere în virgulă mobilă are rolul de a normaliza rezultatul intermediar astfel încât să respecte standardul IEEE 754. În această etapă se ajustează mantisa și exponentul pentru a obține o reprezentare corectă.

#### Funcționalități:

- **Verificarea depășirii mantisei:** Dacă rezultatul adunării/scăderii mantiselor din etapa 3 are bitul cel mai semnificativ ( $MANTISSA\_BITS+2$ ) setat la 1, mantisa este mutată spre dreapta, iar exponentul este incrementat cu 1.
- **Normalizare fără depășire:** Dacă bitul cel mai semnificativ nu este 1, mantisa și exponentul rămân nemodificate.
- **Transmiterea semnului și validității:** Semnul rezultatului este transmis mai departe din etapa 3, iar semnalul de validitate este activat dacă datele sunt valide.

#### Cod relevant:

```
1 process(clk, reset)
2 begin
3     if reset = '1' then
4         stage4_valid <= '0';
5     elsif rising_edge(clk) then
6         if stage3_sum(MANTISSA_BITS+2) = '1' then
7             stage4_mant_norm <= stage3_sum(MANTISSA_BITS+1 downto 1);
8             -- Mutare mantisa
9             stage4_exp_norm <= stage3_exp + 1;
10            -- Cre tere exponent
11        else
12            stage4_mant_norm <= stage3_sum(MANTISSA_BITS downto 0);
13            -- Mantisa nemodificat
14            stage4_exp_norm <= stage3_exp;
15            -- Exponent nemodificat
16        end if;
17        stage4_sign <= stage3_sign; -- Semnul rezultatului
18        stage4_valid <= stage3_valid; -- Semnalul de validitate
19    end if;
20 end process;
```

La finalul acestei etape:

- Mantisa este normalizată, astfel încât primul bit semnificativ să fie 1.
- Exponentul este ajustat pentru a păstra valoarea corectă.
- Semnul și semnalul de validitate sunt propagate mai departe.

Rezultatul poate fi combinat într-o reprezentare finală conform formatului IEEE 754.




Figura 1: Implementare Floating Adder Pipeline - stages



## 3.5 Aspecte Tehnice Detaliat

### 3.5.1 Managementul Datelor

Tipuri de date specializate:

```
subtype mantissa_type is unsigned(MANTISSA_BITS downto 0);  
subtype large_mantissa_type is unsigned(2*MANTISSA_BITS+1 downto 0);  
subtype sum_type is unsigned(MANTISSA_BITS+2 downto 0);
```

### 3.5.2 Control Flow

- Reset sincron
- Validare input/output
- Propagare semnale valid între etape

### 3.5.3 Timing și Sincronizare

- Clock-uri: Rising edge triggering
- Latențe:
  - Stage 1: 1 ciclu
  - Stage 2: 1 ciclu
  - Stage 3: 1 ciclu
  - Stage 4: 1 ciclu
- Throughput: 1 rezultat/ciclu după latență inițială

## 4 Performanță

Metrice de performanță:

1. **Latența:** este fixă pentru 4 cicluri de la intrare la ieșire. Totodată nu există variații de latență dependente de date. Semnalul `valid_out` indică disponibilitatea rezultatului.
2. **Throughput:** Un rezultat la fiecare ciclu de ceas după o latență inițială de 4 cicluri. Debit efectiv limitat de rata datelor de intrare și de semnalul `valid_in`.
3. Logica combinatorie este determinată de shifter-ul cu rotație din Etapa 2.
4. **Frecvența Ceasului:** Calea critică se află în Etapa 2, adică în etapa de aliniere. Frecvența va depinde de dispozitivul specific și de optimizare.

## 5 Simulare

### 5.1 Structura Testbench

```
entity fp_adder_pipeline_tb is  
end fp_adder_pipeline_tb;
```

## 5.2 Semnale de Test

- Clock: Perioadă de 20ns
- Reset: Activ high
- Semnale de date: nr1, nr2 (32 biți)
- Semnale de control: valid\_input, valid\_outup

## 5.3 Cazuri de Test

### Test 1: Adunare Numere Pozitiv-Negativ

nr1 = 11000000101000000000000000000000 (5.0)

nr2 = 01000000101000000000000000000000 (-5.0)

Rezultat așteptat: 00000000000000000000000000000000 (0.0)




Figura 2: Testare Cazul 1

### Test 2: Adunare cu Overflow

nr1 = 01111111000000000000000000000000 Float Max

nr2 = 00111111100000000000000000000000 (1.0)

Rezultat așteptat: 01111111000000000000000000000000 Float Max




Figura 3: Testare Cazul 2

### Test 3: Adunare cu numere cu zecimale

nr1 = 01000000100110011001100110011010 (4.6)

nr2 = 0100000010011001100110011001101 (3.2)

Rezultat așteptat: 01000001000001100110011001100110 (7.8)




Figura 4: Testare Cazul 2

### Test 4: Adunare numere simple

nr1 = 01000001010000000000000000000000 (12.0)

nr2 = 01000001010000000000000000000000 (5.0)

Rezultat așteptat: 01000001100100000000000000000000 (17.0)




Figura 5: Testare Cazul 4

## Explicație Cod

Testbench-ul include:

- Generare semnal clock cu perioadă 20ns
- Secvență de reset la început (2 perioade clock)
- Activare valid\_input după reset

Testare secvențială a trei cazuri distincte:

- Adunare numere pozitive
- Operații cu numere de semne diferite
- Verificare comportament pentru rezultate negative

## 6 Concluzie

Implementarea unui *Floating Point Adder Pipeline* constă într-un proces secvențial care realizează adunarea sau scăderea a două numere în virgulă mobilă, respectând standardele IEEE 754. Arhitectura pipeline este împărțită în patru etape esențiale, fiecare contribuind la procesarea parțială a datelor pentru a optimiza latența și a permite paralelismul. Această implementare pipeline aduce numeroase avantaje:

- **Performanță crescută:** Divizarea operațiilor în etape permite suprapunerea lor, ceea ce reduce latența generală.
- **Modularitate:** Fiecare etapă este responsabilă de un pas bine definit în procesul de calcul, permițând reutilizarea și îmbunătățirea separată a fiecărui modul.
- **Precizie:** Alinierea corectă a mantiselor, semnul rezultatului și normalizarea sunt asigurate, respectând cerințele standardului IEEE 754.
- **Flexibilitate:** Arhitectura poate fi extinsă pentru a sprijini alte operații în virgulă mobilă, cum ar fi înmulțirea sau împărțirea.

# Posibile optimizări

## Modificarea Etapelor

Etapa 2 ar putea fi împărțită în două etape:

- Compararea exponenților și calcularea cantității de deplasare
- Operația efectivă de deplasare

Acest lucru ar crește latența la 4 cicluri, dar ar îmbunătăți frecvența maximă.

## Precizie

Implementarea actuală menține precizia completă.

Se poate reduce dimensiunea shifter-ului pentru aplicații care tolerează o precizie mai mică.

## Gestionarea Cazurilor Speciale

Adăugarea detectării timpurii pentru intrări zero (când se realizează adunare cu 0, acest lucru să poată fi detectat mai rapid și optimizat ca să nu mai treacă prin toate etapele).

Implementarea unei căi rapide pentru exponenți egali.

## Bibliografie

- [1] <https://www.javatpoint.com/arithmetic-pipeline>
- [2] <https://www.researchgate.net/publication/3044180> *An IEEE compliant floating point adder that conforms with the pipeline packet – forwarding paradigm* —
- [3] <https://www.philadelphia.edu.jo/academics/kaubaidy/uploads/ACA-Lect5.pdf>

## Anexe

Mai jos s-au anexat codurile modificate pentru implemetare, respectiv pentru simulare.

Codul corespunzător implementării este următorul:

```
1  -----
2  -----  Universitatea Tehnica din Cluj-Napoca
3  -----  Facultatea de Automatica si Calculatoare
4  -----  2024-2025
5  -----  Assignment Curs - testbench pentru adunarea in virgula mobila
6  -----  Student: Cret Maria Magdalena
7  -----  Grupa: 30233 Semigrupa 1
8  -----  Fisier Implementare Floating Adder Pipeline -----
9  -----
10
11 library IEEE;
12 use IEEE.STD_LOGIC_1164.ALL;
13 use IEEE.NUMERIC_STD.ALL;
14
15 entity fp_adder_pipeline is
16     port (
17         clk          : in  std_logic;
18         reset        : in  std_logic;
19         nr1           : in  std_logic_vector(31 downto 0);
20         nr2           : in  std_logic_vector(31 downto 0);
21         valid_input   : in  std_logic;
22         result        : out std_logic_vector(31 downto 0);
23         valid_output  : out std_logic
24     );
25 end fp_adder_pipeline;
26
27 architecture pipeline of fp_adder_pipeline is
28
29     constant EXPONENT_BITS : integer := 8;
30     constant MANTISSA_BITS : integer := 23;
31
32     subtype sign_type is std_logic;
33     subtype exp_type  is unsigned(EXPONENT_BITS-1 downto 0);
34     subtype mantissa_type is unsigned(MANTISSA_BITS downto 0);
35     subtype sum_type  is unsigned(MANTISSA_BITS+2 downto 0);
36
37     -- Semnale pentru etape
38     signal stage1_sign_array : sign_type;
39     signal stage1_exp_array  : exp_type;
40     signal stage1_mant_array : mantissa_type;
41     signal stage1_valid      : std_logic;
42
43     signal stage2_larger_exp : exp_type;
44     signal stage2_larger_mant : mantissa_type;
45     signal stage2_smaller_mant : mantissa_type;
46     signal stage2_exp_diff    : integer;
47     signal stage2_valid       : std_logic;
48
```

```

49     signal stage3_sign      : sign_type;
50     signal stage3_sum      : sum_type;
51     signal stage3_exp      : exp_type;
52     signal stage3_valid    : std_logic;
53
54     signal stage4_mant_norm : mantissa_type;
55     signal stage4_exp_norm  : exp_type;
56     signal stage4_sign     : sign_type;
57     signal stage4_valid    : std_logic;
58
59 begin
60
61     -- Etapa 1: Extrage semnul, exponentul si mantisa
62     process(clk, reset)
63     begin
64         if reset = '1' then
65             stage1_valid <= '0';
66         elsif rising_edge(clk) then
67             stage1_sign_array <= nr1(31);
68             stage1_exp_array <= unsigned(nr1(30 downto 23));
69             stage1_mant_array <= "1" & unsigned(nr1(22 downto 0)); --
70                 Adaugarea bitului ascuns
71             stage1_valid <= valid_input;
72         end if;
73     end process;
74
75     -- Etapa 2: Alinierarea mantiselor
76     process(clk, reset)
77     begin
78         if reset = '1' then
79             stage2_valid <= '0';
80         elsif rising_edge(clk) then
81             if stage1_exp_array >= unsigned(nr2(30 downto 23)) then
82                 stage2_larger_exp <= stage1_exp_array;
83                 stage2_larger_mant <= stage1_mant_array;
84                 stage2_smaller_mant <= "1" & unsigned(nr2(22 downto 0));
85                 stage2_exp_diff <= to_integer(stage1_exp_array -
86                     unsigned(nr2(30 downto 23)));
87             else
88                 stage2_larger_exp <= unsigned(nr2(30 downto 23));
89                 stage2_larger_mant <= "1" & unsigned(nr2(22 downto 0));
90                 stage2_smaller_mant <= stage1_mant_array;
91                 stage2_exp_diff <= to_integer(unsigned(nr2(30 downto 23)
92                     ) - stage1_exp_array);
93             end if;
94             stage2_valid <= stage1_valid;
95         end if;
96     end process;
97
98     -- Etapa 3: Adunare sau scadere mantise
99     process(clk, reset)
100     variable smaller_mant_shifted : mantissa_type;
101     begin
102         if reset = '1' then

```



```

100         stage3_valid <= '0';
101     elsif rising_edge(clk) then
102         if stage2_exp_diff > 0 then
103             smaller_mant_shifted := shift_right(stage2_smaller_mant,
104                                                    stage2_exp_diff);
105         else
106             smaller_mant_shifted := stage2_smaller_mant;
107         end if;
108
109         if stage1_sign_array = nr2(31) then
110             -- Semne egale, adunare
111             stage3_sum <= resize(stage2_larger_mant, MANTISSA_BITS
112                                +3) + resize(smaller_mant_shifted, MANTISSA_BITS+3);
113             stage3_sign <= stage1_sign_array;
114         else
115             -- Semne diferite, scadere
116             stage3_sum <= resize(stage2_larger_mant, MANTISSA_BITS
117                                +3) - resize(smaller_mant_shifted, MANTISSA_BITS+3);
118             -- Semnul se pastreaza de la mantisa mai mare
119             stage3_sign <= stage2_larger_mant(MANTISSA_BITS);
120         end if;
121
122         stage3_exp <= stage2_larger_exp;
123         stage3_valid <= stage2_valid;
124     end if;
125 end process;
126
127 -- Etapa 4: Normalizare
128 process(clk, reset)
129 begin
130     if reset = '1' then
131         stage4_valid <= '0';
132     elsif rising_edge(clk) then
133         if stage3_sum(MANTISSA_BITS+2) = '1' then
134             stage4_mant_norm <= stage3_sum(MANTISSA_BITS+1 downto 1)
135             ; -- Mutare mantisa pentru normalizare
136             stage4_exp_norm <= stage3_exp + 1;
137         else
138             stage4_mant_norm <= stage3_sum(MANTISSA_BITS downto 0);
139             stage4_exp_norm <= stage3_exp;
140         end if;
141
142         stage4_sign <= stage3_sign;
143         stage4_valid <= stage3_valid;
144     end if;
145 end process;
146
147 -- Rezultat final
148 process(clk, reset)
149 begin
150     if reset = '1' then
151         result <= (others => '0');
152         valid_output <= '0';
153     elsif rising_edge(clk) then

```

```

150         if stage4_valid = '1' then
151             result <= stage4_sign & std_logic_vector(stage4_exp_norm
                ) &
152                 std_logic_vector(stage4_mant_norm(
                    MANTISSA_BITS-1 downto 0));
153             valid_output <= '1';
154         else
155             valid_output <= '0';
156         end if;
157     end if;
158 end process;
159
160 end pipeline;

```

Codul corespunzător simulării este următorul:

```

1  -----
2  ----- Universitatea Tehnica din Cluj-Napoca
3  ----- Facultatea de Automatica si Calculatoare
4  ----- 2024-2025
5  ----- Assignment Curs - testbench pentru adunarea in virgula mobila
6  ----- Student: Cret Maria Magdalena
7  ----- Grupa: 30233 Semigrupa 1
8  ----- Fisier Testbench -----
9  -----
10
11 library IEEE;
12 use IEEE.STD_LOGIC_1164.ALL;
13 use IEEE.NUMERIC_STD.ALL;
14
15 entity fp_adder_pipeline_tb is
16 end fp_adder_pipeline_tb;
17
18 architecture testbench of fp_adder_pipeline_tb is
19
20     -- semnale pentru instanta
21     signal clk          : std_logic := '0';
22     signal reset        : std_logic := '0';
23     signal nr1          : std_logic_vector(31 downto 0) := (others =>
        '0');
24     signal nr2          : std_logic_vector(31 downto 0) := (others =>
        '0');
25     signal valid_input  : std_logic := '0';
26     signal result       : std_logic_vector(31 downto 0);
27     signal valid_output : std_logic;
28
29     -- semnale pentru verificare
30     signal expected_result : std_logic_vector(31 downto 0);
31     signal pass            : boolean := true;
32
33     constant clk_period : time := 10 ns;
34
35 begin

```

```

36
37  -- Instantierea unitatii testate
38 uut: entity work.fp_adder_pipeline
39     port map (
40         clk => clk,
41         reset => reset,
42         nr1 => nr1,
43         nr2 => nr2,
44         valid_input => valid_input,
45         result => result,
46         valid_output => valid_output
47     );
48
49  -- Generare clock
50 clk_process: process
51 begin
52     while true loop
53         clk <= '0';
54         wait for clk_period / 2;
55         clk <= '1';
56         wait for clk_period / 2;
57     end loop;
58 end process;
59
60  -- Proces de testare
61 stimulus_process: process
62 begin
63     -- Reset
64     reset <= '1';
65     wait for 2 * clk_period;
66     reset <= '0';
67
68     -- Test 1: Adunare simpla
69     nr1 <= "01000001010000000000000000000000"; -- 12.0 -- HEXA: 0
70         x41400000
71     nr2 <= "01000000101000000000000000000000"; -- 5.0 -- HEXA: 0
72         x40A00000
73     expected_result <= "01000001100100000000000000000000"; -- 17.0
74         -- HEXA: 0x43100000
75     valid_input <= '1';
76     wait for clk_period;
77     valid_input <= '0';
78
79     wait until valid_output = '1';
80     assert result = expected_result report "Test_1_failed" severity
81         error;
82
83     -- Test 2: Adunare cu numere negative
84     nr1 <= "11000000101000000000000000000000"; -- -5.0 -- HEXA:
85     nr2 <= "01000000101000000000000000000000"; -- 5.0 -- HEXA:
86     expected_result <= "00000000000000000000000000000000"; -- 0.0
87     valid_input <= '1';
88     wait for clk_period;
89     valid_input <= '0';

```

```

86
87     wait until valid_output = '1';
88     assert result = expected_result report "Test_2_failed" severity
      error;
89
90     -- Test 3: Adunare cu overflow
91     nr1 <= "01111111000000000000000000000000"; -- Float Max
92     nr2 <= "00111111100000000000000000000000"; -- 1.0
93     expected_result <= "01111111000000000000000000000000"; -- Float
      Max (overflow)
94     valid_input <= '1';
95     wait for clk_period;
96     valid_input <= '0';
97
98     wait until valid_output = '1';
99     assert result = expected_result report "Test_3_failed" severity
      error;
100
101     -- Test 4: Adunare cu numere cu zecimala
102     nr1 <= "01000000100110011001100110011010"; -- 4.6
103     nr2 <= "01000000010011001100110011001101"; -- 3.2
104     expected_result <= "01000001000001100110011001100110"; -- 7.8
105     valid_input <= '1';
106     wait for clk_period;
107     valid_input <= '0';
108
109     wait until valid_output = '1';
110     assert result = expected_result report "Test_4_failed" severity
      error;
111
112     report "All_tests_passed" severity note;
113     wait;
114 end process;
115
116 end testbench;

```