Universitatea Tehnică din Cluj-Napoca Facultatea de Automatică și Calculatoare

RAPORT

PROCESOR MIPS CICLU UNIC

Activitate Laborator
ARHITECTURA CALCULATOARELOR

Nume student: Maria-Magdalena Creț ${\it Grupa~30223}$

Cuprins


1	Obiectivul proiectului	3
2	Instrucțiuni suplimentare 2.1 Tabelul cu cele 15 instrucțiuni pentru procesorul MIPS	3 5 5
3	Proiectare	6
4	Programul executat de procesor	6
5	Implementare în VHDL5.1 Unitatea de extragere a instrucțiunilor IFetch5.2 Unitatea de decodificare a instrucțiunilor ID5.3 Unitatea de Control UC5.4 Unitatea de execuție EX5.5 Unitatea de memorie MEM5.6 Unitatea de scriere a rezultatului WB	9 10 10 11 11 12 13
6	Testare 6.1 Tabelul cu valorile pentru principalele semnale din MIPS (Tabel de trasare): .	16 17
7	RTL Schematic	18

1 Obiectivul proiectului

Obiectivul principal a acestui proiect este acela de a se proiecta și implementa un procesor MIPS care să realizeze un program unic, implementat de către student în timpul celor 4 laboratoare dedicate pentru acest subiect. Procesorul a cărui implementare se cere trebuie realizat la fel ca cel studiat la curs, pe 36 de biți. Codificarea Opcode-ului din Instruction, programul din memoria de program, instrucțiunile suplimentare, toate au o abordare proprie deoarece studentul decide fiecare dintre acestea.

2 Instrucțiuni suplimentare

În afară de instrucțiunile de bază pentru implementarea MIPS-ului, care se dau implicit, va trebui ca fiecare student să își aleagă 4 instrucțiuni suplimentare pentru procesor. Două dintre acestea sunt de tipul R, iar celelalte două sunt de tipul I. Dimensiunea instrucțiuniilor procesorului este de 32 de biți. Formatul instrucțiunilor pe 32 biți este următorul:



Tipul și formatul pentru instrucțiuni

Astfel că am ales pentru implementarea procesorului MIPS cu program unic, operațiile suplimentare de tip R: XOR și SLT, unde XOR semnifică SAU-Exclusiv logic între două registre, memorează rezultatul în alt registru și SLT semnifică Set on Less Than (signed). De asemenea, pentru XOR și SLT se specifică mai jos operația, sintaxa și formatul pentru acestea; operațiile suplimentare de tip I: ANDI = SI logic între un registru și o valoare imediată, cu rezultatul în alt registru și BNE = SI and SI on SI on SI or SI

Operații de tip R:

 $XOR \Rightarrow$

 $Operație: \$d = \$s \ \$t; \ PC = PC + 4;$

 $Sintax\ddot{a}: xor \$d, \$s, \$t$

 $Format:000000\ sssss\ ttttt\ ddddd\ 00000\ 100110$

 $SLT \Rightarrow$

Operatie: PC = PC + 4; if \$s < \$t then \$d = 1 else \$d = 0;

 $Sintax\ddot{a}: slt \$d, \$s, \$t$

Format: 000000 sssss ttttt ddddd 00000 101010

Observație: Pentru operațiile de tip R, primele 6 zerouri reprezintă OpCodul, care va fi la fel pentru toate operațiile de acest fel.

Operații de tip I:

 $ANDI \Rightarrow$

Operație: t = s & ZE(imm); PC = PC + 4;

 $Sintax\ddot{a}: andi \$t,\s,imm

 $BNE \Rightarrow$

Operație: if $\$s \neq \t then PC = (PC + 4) + (SE(offset) << 2) else PC = PC + 4;


 $Sintax\ddot{a}:bne \$s,\$t,offset$

Observație: Pentru operațiile de tip I, primele 6 zerouri reprezintă OpCodul, care NU va fi la fel pentru toate operațiile de acest fel, este unic pentru fiecare operație, atfel ca prin acesta se diferențiază operația care se realizează, de tipul I.


Explicații implementare: Se adaugă un semnal de control Branch_N pentru a putea implementa instrucțiunea BNE. Astfel că procesorul MIPS dupa schema clasică prezentată la laborator va mai aveam în plus o poartă logică AND la care se va lega semnalul Branch_N, care este un semnal pe care îl găsim în Main Control cu toate celelalte semnale. Se mai adaugă în plus si un inversor pentru Zero pentru că BNE se execută atunci când din ALU, pe semnalul ZERO iese 0, astfel ca ieșirea din ALU este diferită de 0. De reținut este că ieșirea Zero este 1 atunci când operațiile din ALU au ca output 0. Branch_N este activ și se realizează pentru instrucțiunea BNE atunci când outputul din ALU este diferit de 0, în caz contrar se activează Branch, într-un singur caz, pentru instrucțiunea BEQ. Operația de BNE sau BEQ se alege pe baza unei porți noi introduse, SAU logic. În acest caz PCSrc va devenii (Zero and Branch) or (Zero and Branch_N).

2.1 Tabelul cu cele 15 instrucțiuni pentru procesorul MIPS

Conform standardului MIPS 32 ISA, câmpul opcode pe 6 biți are valoarea 0 pentru intrucțiuni de tip R (Register) și codifică unic instrucțiunile din celeltate 2 categorii I (Immediate), respectiv J (Jump). Instrucțiunile de tip R sunt codificate unic în câmpul function, pe 6 biți. În total se pot codifica 64 (26) intrucțiuni de tip R și 63 (26-1) instrucțiuni de tip I și J.



2.2 Diagrama în varianta finală a procesorului MIPS realizat



3 Proiectare

Pentru proiectarea acestui procesor a fost întâi nevoie de un tabel cu Semnale de control MIPS32 pentru fiecare componentă, unde s-au inițializat OpCodurile și pentru fiecare instrucțiune din tabelul cu cele 15 instrucțiuni s-au notat ce semnale sunt active (1), inactive (0) sau nu conteaza(X). Cum am spus și mai sus am adăugat un semnal de control în plus, Branch_N pentru instrucțiunea BNE pe care l-am adăugat în tabel, care este activ doar pentru instrucțiunea BNE. ALUOp este codificat pe 2 biți deoarece, doar de atâția este nevoie. ALUCtrl este codificat pe 3 biți, având în dreptul codificării binare și semnul operației pe care o realizează. Am considerat pentru SLT, operația de compare, astfel că am notat acest lucru în dreptul codificării.

Semnale de control MIPS32 Semnale de Branch opționale: ? ∈ {gez, ne, gtz}, se va înlocui ? cu o valoare din paranteză, dacă e cazu (+), (-), (&), (|), (^), (<</), (<</v), (>>/), (>>a), (< emnificatii: & - AND XOR, I - logic, a - aritmetic, v - cu variabil Instruc Opcode Reg Reg function ALUSrc ExtOp Branch BRANCH N ALUOp[1:0] ALUCtrl[2:0] Jump Instr[31-26] Write Instr[5-0] ţiune Dst Reg Write 11(R) ADD 000000 Х O O O O 0 0 1 000000 001(+) SUB 000000 Χ 0 0 0 0 0 0 11(R) 000001 010(-) SLL 000000 0 0 0 n 11(R) 000010 100(<<) SRL 000000 0 0 0 11(R) 000011 101(>>) AND 000000 Χ 0 0 0 0 0 0 1 11(R) 000100 011(&) OR 000000 0 0 0 0 0 11(R) 000101 110(||) XOR 000000 0 0 0 0 0 0 11(R) 000110 111(^) SLT 000000 0 0 0 0 11(R) 000111 000(compare)

0

0

0

0

0

0

0

10(+)

10(+)

01(-)

10(+)

00(&)

01(-)

0

001(+)

001(+

010(-)

001(+)

011(&)

010(-)

Χ

Х

4 Programul executat de procesor

0

0

0

0

0

0

0

0

0

0

0

0

Cerință:

LW

SW

BEQ

ADDI

ANDI

BNE

100000

100001

100010

100011

100101

100100

111111

0

0

0

Să se înlocui
ască toate elementele dintr-un sir cu impărțirea lor la 8 ca întreg, daca sunt mai mici decât X, daca sunt între X si Y cu dublul lor și daca sunt mai mari ca Y se vor înlocui cu 1. Șirul se află în memorie începând cu adresa A $(A \ge 4)$ și are N elemente. A, N, X, Y se citesc din memorie de la adresele 0, 1, 2, respectiv 3.

Constrângere: $X \leq Y$

Pentru verificare, se poate adăuga o bucla de citire a elementelor șirului, la final.

```
8 # salvare variabile
9 lw $reg1, 0($1) # adresa A
                # => 100011_00001_00001_00000000000000
11 lw $reg2, 1($2) # numarul de elemente N
                # => 100011_00010_00010_00000000000000001
12
13 lw $reg3, 2($3) # valoarea de referinta X
                14
15 lw $reg4, 3($4) # valoarea de referinta Y
                # => 100011_00100_00100_00000000000011
17
18 loop:
                 # reg5 parcurge fiecare element din memorie
19 lw $reg5, 0($1)
                 21 andi $reg6 $6 0
                22 slt $reg6, $reg5, $reg3 # reg5 < reg3(X) -> reg6=1
                 # => 000000_00101_00011_00110_00000_000111
24
25 andi $reg7 $7 0
                26 addi $reg7 $7 1
                # am pus in reg7 1
                 # => 100011_00111_00111_000000000000000001
27
28
 bne $reg6 $reg7 3 # (et1) daca ok!=1 sare la adresa et1
                  # => 100100_00110_00111_00000000000011
31 srl $reg5 $reg5, 3 # altfel sfiftare la dreapta 3 biti, /8
                 # => 000000_00000_00101_00101_00011_000011
32
33 sw $reg5, 0($1)
                 # pun rezultatul final
                  34
 j 29 (comp_N)
                 # => 111111_00000000000000000000011101
36
                      # elementul > X
37 et1:
38
39 # Pentru Y
40 andi $reg6 $6 0
               slt $reg6, $reg5, $reg4 # reg5 < reg4(Y) -> reg6=1
                 # => 000000_00101_00100_00110_00000_000111
42
43
                  44 andi $reg7 $7 0
 addi $reg7 $7 1
                  # am pus in reg7 1
45
                  # => 100011_00111_00111_000000000000000001
 bne $reg6 $reg7 3 (et2) # daca ok!=1 sare la adresa et2
48
                      # => 100100_00110_00111_000000000000011
49
                      # altfel sfiftare la stanga 1 bit, *2
50 sll $reg5 $reg5, 1
                      # => 000000_00000_00101_00101_00001_000010
51
 sw $reg5, 0($1)
                      # pun rezultatul final
                     53
                      # => 111111<sub>_000000000000000000000000011101</sub>
54 j 29 (comp_N)
55
56
```

```
57 et2:
                     elementul > Y
andi $reg5 $reg5 0
                     => 100011_00101_00101_00000000000000001
59 addi $reg5 $reg5 1
 sw $reg5, 0($1)
                    comp_N:
63
 addi $reg10 $10 1
                # => 100011_00111_00111_00000000000000001
64
 beq $reg2 $reg10 2 (afisare) # a m parcurs tot
                        # => 100011_00001_00001_000000000000000
 addi $reg1 $reg1 1
 j 9 (loop)
           # se intoarce din nou in loop
           69
70
71
 afisare:
                 73 andi $1 $1 0
                 74 andi $10 $10 0
75 lw $reg1, 0($1)
                 77
 loop_afisare:
78 lw $reg5, 0($1)
                 # => 100000_00001_00101_000000000000000000
 addi $reg10 $10 1
                 # => 100011_01010_01010_0000000000000001
 beq $reg2 $reg10 3 (final)
                        # am parcurs tot
                        # => 100010_00010_01010_00000000000011
81
 addi $reg1 $reg1 1
                  incrementare
82
                   => 100011_00111_00111_000000000000000001
 j 36 (loop_afisare)
                    => 111111_000000000000000000000100100
84
85 final:
```

Explicație implementare program pentru procesorul MIPS:

Pentru început initializez registrii pe care doresc să îi utilizez în program pentru a realiza operațiile necesare și inclusiv registrul pe care îl consider contor pentru "for-ul" care parcurge elementele pe care le verific, de la anumite adrese (bucla loop). Apoi salvez în variabilele reg1, reg2, reg3 și reg4, adresa A de la care se pornește programul din memorie, numărul N de elemente, X, Y, iar apoi în bucla loop, cu reg5 parcurg fiecare element din memorie. Verific cu ajutorul instrucțiunii BNE (se creează "if-uri" pe baza acestei instrucțiuni care are rolul de a verifica ce avem nevoie). Verific dacă numărul parcurs din memorie este mai mic decât X și în caz afirmativ îl împart la 8, prin shiftarea la dreapta cu 3 biți, utilizând instrucțiune SRL. Altfel verific daca este mai mic ca Y. In caz afirmativ înlocuiesc numărul cu dublul său. Acest lucru se realizează utilizând instrucțiunea SLL, shiftez numărul la stânga cu un bit. In cazul în care numărul din memorie este mai mare decât Y, îl înlocuiesc cu 1, asignându-i variabilei reg5 valoarea 1 cu ajutorul instructiunii ADDI. Se revine la loop prin strunctiunea de salt J urmată de adresa 9, adresă care reprezintă numărul de instrucțiuni începând de la 0 până la instrucțiunea de start din bucla respectivă. Apoi am implementat o afișare pentru verificare care funcționează pe același principiu cu bucle pentru parcugerea șirului de numere, reg1 fiind contorul pe care în incrementez cu ajutorul instrucțiunii ADDI. Odată cu icheierea parcurgerii buclei de afișare programul a luat sfârșit.

Observație: Codurile binare care sunt comentate sub linia de cod in Assembly reprezintă codul instrucțiunii respective, doar că din motivul încadrării în pagină am ales să îl pun la rândul următor. Etichetele au fost înlocuite cu adresele respective, pentru a putea scrie programul în limbaj VHDL, cu biții de 0 și 1. Codul de mai sus translatat în dreapta în biți a fost scris în Unitatea de extragere a intrucțiunilor IFetch în memorie.

Pentru o vizualizare mai bună mai jos este codul C după care s-a realizat implementarea în limbajul Assembly cu instrucțiuniile alese pentru procesor.

```
#include <stdio.h>
 int main() {
      int A[] = \{4, 5, 3, 20, 1, 13, 24\};
      //4 -> Adresa
      //5 -> Numarul de elemente din sir
5
      //3 \rightarrow Numarul X
      //20 > Numarul Y
      // {1, 13, 24} exemplu de sir de numere
      int N = A[1]
                    // numarul de elemente din sir
      int X = A[2] // valoarea de referinta X
      int Y = A[3] // valoarea de referinta Y
13
      for (int i = A[0]; i < N+A[0]; i++) {</pre>
           if (A[i] < X) {</pre>
               A[i] /= 8; // inlocuim elementul cu impartirea lui la 8
           } else if (A[i] >= X && A[i] <= Y){</pre>
               A[i] *= 2;
                            // inlocuim elementul cu jumatatea sa
18
19
      else{
20
               A[i] = 1;
      }
      }
23
24
      printf("Noul sir este: ");
25
      for (int i = A[0]; i < N + A[0]; i++) {</pre>
           printf("%d ", A[i]);
      }
      printf("\n");
29
30
      return 0;
31
32 }
```

5 Implementare în VHDL

Execuția unei instrucțiuni are următoarele 5 etape:


- 1. IF Extragerea instructionii (Instruction Fetch);
- 2. ID/OF Decodificarea instrucțiunii / extragerea operanzilor (Instruction Decode / Operand Fetch);

- 3. UC Unitate de control (Unit Control);
- 4. EX Executie (Execute);
- 5. MEM Memorie (Memory);
- 6. WB Scriere rezultat (Write-Back).

5.1 Unitatea de extragere a instrucțiunilor IFetch

Unitatea de extragere a instrucțiunilor IFetch conține următoarele elemente:

- Program Counter (PC) registru cu adresa instrucțiunii curente;
- Instrucțion Memory memoria de instrucțiuni (ROM);
- Sumator calculează PC+4, adresa imediat următoare în ROM;
- Multiplexoare MUX 2:1 selectează adresa viitoarei instrucțiuni, între PC+4 și adresele de salt.




Unitatea IFetch primește pe intrările de date adresele de salt și pune la dispoziție, pe ieșiri, adresa imediat următoare (PC+4), respectiv conținutul instrucțiunii curente. Adresele pot să fie de salt condiționat (branch) sau necondiționat (jump).

5.2 Unitatea de decodificare a instrucțiunilor ID

Unitatea de decodificare a instrucțiunilor ID realizează extragerea operanzilor și conține următoarele elemente:


- Register File (RF) bloc de 32 registre pe 32 de biți
- Multiplexor MUX 2:1 stabileste adresa de scriere în RF;
- Unitate de extindere (Ext Unit) extinde valoarea câmpului immediate la 32 de biți (imediatul extins).



Unitatea ID primește pe intrările de date intrucțiunea curentă și valoarea WD, care se scrie în RF, ambele pe 32 de biți. ID pune la dispoziție pe ieșiri, operanzii RD1, RD2 și imediatul extins Ext_Imm, tot pe 32 de biți. Suplimentar, pe ieșire mai apar câmpurile function (6 biți) și sa (5 biți) din instrucțiune. Semnalul de control RegDst selectează registrul (adresa) în care se scrie valoarea WD atunci când semnalul de control RegWrite este activ.

5.3 Unitatea de Control UC

Unitatea de Control UC generează semnalele care determină funcționalitatea unităților din calea de date. Intrarea în UC este câmpul opcode pe 6 biți al intrucțiunii, iar ieșirea constă din semnalele de control pentru calea de date, exceptând semnalul ALUOp (pe 2+biți), care codifică operația aritmetică-logică de efectuat pentru instrucțiunea curentă. În plus în Main Control am adăugat semnalul de Branch_N pentru instrucțiumea BNE.



Main Control actualizat cu semnalul Branch_N


5.4 Unitatea de execuție EX

Unitatea de execuție EX realizează operațiile aritmetice și logice necesare instrucțiunii. Are în componență următoarele elemente:

• Unitatea Aritmetică-Logică


- Unitatea de Control pentru ALU (ALU Control) generează codul operației pentru ALU;
- Multiplexor MUX 2:1 stabilește sursa celui de-al 2-lea operand pentru ALU, între Read Data 2 (RD2) și imediatul extins (Ext_imm);
- Unitatea de deplasare la stânga cu 2 poziții a imediatului extins și sumatorul pentru calculul adresei de salt conditionat (branch).

Unitatea EX primește pe intrările de date registrele RD1 și RD2 de la blocul de registre, imediatul extins Ext_imm și adresa de instrucțiune imediat următoare PC+4, codificate pe 32 de biți.



5.5 Unitatea de memorie MEM

Unitatea de memorie MEM are rol de stocare a datelor, pe 32 de biți. Scrierea în memorie este sincronă pe frontul de ceas ascendent și citirea este asincronă, ca la blocul de registre RF. O memorie similară este descrisă în Anexa 5, cu deosebirea că citirea este sincronă. Memoria primește pe intrările de date adresa curentă (ALURes de la ALU, pe 32 de biți) și valoarea registrului RD2 (pe 32 de biți), care se va scrie la locația indicată, dacă semnalul de control MemWrite este activ. De asemenea, memoria pune la dispoziție, pe ieșirea MemData, cuvântul de 32 biti aflat la adresa curentă.




```
entity MemoryUnit is
   Port
        clk: in std_logic;
       enable: in std_logic;
        MemWrite: in std logic;
       ALURes_in: in std_logic_vector(31 downto 0);
       RD2: in std_logic_vector(31 downto 0);
       MemData: out std_logic_vector(31 downto 0);
       AluRes_out: out std_logic_vector(31 downto 0)
end MemoryUnit;
architecture Behavioral of MemoryUnit is
type RAM is array (0 to 63) of std logic vector(31 downto 0);
signal ram memory : RAM := (
   B"00000000_00000000_00000000_00000100", --A = adresa : 4
                                                              =>HEXA: 4 --ADR 0
   B"00000000_00000000_00000000_00000011", --N = numarul de elemente : 3 =>HEXA: 5 --ADR 1
   B"00000000_00000000_0000000011", --X : 3 =>HEXA: 3 --ADR 2
   B"00000000_00000000_00000000_00010100", --Y : 20 =>HEXA: 14 --ADR3
    B"00000000_00000000_00000000_00000001", --1 =>HEXA: 1 --ADR4
    B"00000000_00000000_00000000_00001101", --13 =>HEXA: D --ADR 5
   B"00000000 00000000 00000000 00011000", --24 =>HEXA: 18 --ADR 6
others => X"00000000");
begin
   AluRes_out <= ALURes_in;
   MemData <= ram_memory(conv_integer(ALURes_in));</pre>
   process(clk)
       begin
           if clk'event and clk = '1' then
              if enable = '1' then
                    if MemWrite = '1' then
                       ram_memory(conv_integer(ALURes_in)) <= rd2;</pre>
                    end if;
              end if;
            end if;
   end process;
end Behavioral:
```

Implementarea Memoriei în limbaj VHDL

5.6 Unitatea de scriere a rezultatului WB

Unitatea de scriere a rezultatului WB (Write-Back) constă din multiplexorul cu selecția MemtoReg:




- dacă MemtoReg = 0, se scrie ALUResOut în blocul de registre RF;
- dacă MemtoReg = 1, se scrie MemData în blocul de registre RF.

```
entity WBUnit is
Port
    (
    MemToReg: in std_logic;
    MemData: in std_logic_vector(31 downto 0);
    ALURes_out: in std_logic_vector(31 downto 0);
    WD: out std_logic_vector(31 downto 0)
    );
end WBUnit;
architecture Behavioral of WBUnit is
begin
    WD <= ALURes_out when MemToReg = '0' else MemData;
end Behavioral;</pre>
```

Implementarea WB în limbaj VHDL


Componentele procesorului MIPS sunt:

În ceea ce ține de implementare am ales sa realizez fiecare componentă treptat, urmând a le lega pentru testare în fisierul test.env.



Organizarea componentelor MIPS

Codul binar pentru programul pe care îl realizează procesorul s-a scris în memoria din *IFetch*, având în dreapta comentarii cu instrucțiunea pe care o execută, respectiv cu codificarea în HEXA, pentru a putea fi mai ușor de realizat testarea în cele din urmă. Pe placuța de la laborator, valorile se afișează în HEXA pentru fiecare dintre semnalele pe care dorim să le vizualizăm. Adresele de unde se citesc datele, A, numărul de elemente, X, Y și elementele pentru care dorim realizarea programului de către MIPS au fost scrise în memoria *MemoryUnit*. Precum se poate observa mai jos:



Programul traslatat în biți pentru procesorul MIPS

```
entity MemoryUnit is
   Port
       clk: in std logic;
       enable: in std logic;
       MemWrite: in std logic;
       ALURes_in: in std_logic_vector(31 downto 0);
       RD2: in std_logic_vector(31 downto 0);
       MemData: out std logic vector(31 downto 0);
       AluRes_out: out std_logic_vector(31 downto 0)
end MemoryUnit;
architecture Behavioral of MemoryUnit is
type RAM is array (0 to 63) of std_logic_vector(31 downto 0);
signal ram memory : RAM := (
   B"00000000_00000000_00000000_00000100", --A = adresa : 4
                                                          =>HEXA: 4 --ADR 0
   B"00000000 00000000 00000000 00000011", --N = numarul de elemente : 3 =>HEXA: 5 --ADR 1
   {\tt B"00000000\_000000000000000000000000011", --X : 3 => HEXA: 3 --ADR 2}
   B"00000000_00000000_00000000_00010100", --Y : 20 =>HEXA: 14 --ADR3
   B"00000000_00000000_00000000_00001101", --13 =>HEXA: D --ADR 5
   B"00000000 00000000 00000000 00011000", --24 =>HEXA: 18 --ADR 6
others => X"00000000");
```

Datele din memorie pentru realizarea programului pe acestea

6 Testare

Am ales leduri pentru toate semnalele semnificative ale procesorului MIPS, leduri pe care le-am initializat în fișierul test_env.

```
selection <= sw(2) &sw(1) &sw(0);
led(1 downto 0) <= ALUOp;
led(2) <= RegDst;
led(3) <= EXTOp;
led(4) <= ALUSrc;
led(5) <= MemWrite;
led(6) <= MemToReg;
led(7) <= RegWrite;
led(8) <= Branch;
led(9) <= Branch_N;
led(10) <= PCSrc;
led(11) <= Jump;
led(15 downto 12) <= "0000";</pre>
```

Am ales doua leduri pentru ALUOp dat fiind faptul că este un semnal pe 2 biți care are diverse valori în funcție de operația pe care o execută instrucțiunea (Am notat în tabelul cu instrucțiuni acest lucru). Restul ledurilor vor rămâne neaprinse, pentru că nu sunt utilizate, fiind astfel inițializate cu 0.

S-au utilizat butoane pentru enable și reset. Enable reprezintă butonul din mijloc așa cum am ales să testez, reset este butonul deasupra de enable. Trecerea de la o instrucțiune la alta are loc prin apăsarea butonului reprezentativ pentru enable. Alegerea butoanelor s-a declarat în cod în următoarele linii:

```
MPG_port1: MPG port map(btn => btn(0), enable=>enable, clk => clk);
MPG port2: MPG port map(enable => reset, btn => btn(1), clk => clk);
```

Pentru a putea observa mai eficient dacă cumva procesorul nu se excută cum ar trebui, este necesară trasarea execuției programului pentru a face un Debug mai ușor. Astfel la fiecare instrucțiune se poate testa dacă ceea ce arată procesorul corespunde cu ceea ce ar trebui să facă. Pentru aceasta am scris într-un tabel pentru fiecare instrucțiune ce valori ar trebui să aibă principalele semnale din MIPS.

6.1 Tabelul cu valorile pentru principalele semnale din MIPS (Tabel de trasare):

Pas	SW(7:5)	"000"	"001"	"010"	"011"	"100"	"101"	"110"	"111"	De completat instrucțiu	
	Instr (în asamblare)	Instr (hexa)	PC+4	RD1	RD2	Ext_Imm	ALURes	MemData	WD	BranchAddr	JumpAddr
0	ANDI	X"94210000"	X"00000004"	X"00000000"	X"00000000"	X"00000000"	X"00000000"	X"00000004"	X"00000000"	Χ""	X""
1	ANDI	X"94420000"	X"00000008"	x"00000000"	X"00000000"	X"00000000"	x"00000000"	X"00000004"	X"00000000"		
2	ANDI	X"94630000"	X"0000000C"	X"00000000"	X"00000000"	X"00000000"	X"00000000"	X"00000004"	X"00000000"		
3	ANDI	94840000	00000010	00000000	00000000	00000000	00000000	00000004	00000000		
4	ANDI	954A0000	00000014	00000000	00000000	00000000	00000000	00000004	00000000		
5	LW	80210000	00000018	00000000	00000000	00000000	00000000	00000004	00000004		
6	LW	80420001	0000001C	00000000	00000000	00000001	00000001	00000003	00000003		
7	LW	80630002	00000020	00000000	00000000	00000002	00000002	00000003	00000003		
8	LW	80840003	00000024	00000000	00000000	00000003	00000003	00000014	00000014		
9	LW	80250000	00000028	00000004	00000000	00000000	00000004	00000001	00000001		
10	ANDI	94C60000	0000002C	00000000	00000000	00000000	00000000	00000004	00000000		
11	SLT	00A33007	00000030	00000001	00000003	00003007	00000001	00000003	00000001		
12	ANDI	94E70000	00000034	00000000	00000000	00000000	00000000	00000004	00000000		
13	ADDI	8CE70001	00000038	00000000	00000000	00000001	00000001	00000003	00000001		
14	BNE	90C70003	0000003C	00000001	00000001	00000003	00000000	00000004	00000000	00000048	
15	SRL	000528C3	00000040	00000000	00000001	000028C3	00000000	00000004	00000000		
16	SW	84250000	00000044	00000004	00000000	00000000	00000004	00000001	00000004		
17	J	FC00001D	00000048	00000000	00000000	0000001D	00000000	00000004	00000000		00000074
18	ADDI	8D4A0001	00000078	00000000	00000000	00000001	00000001	00000003	00000001		
19	BEQ	884A0002	0000007C	00000003	00000001	00000002	00000002	00000003	00000002	00000084	
20	ADDI	8C210001	00000080	00000004	00000004	00000001	00000005	0000000D	00000005		
21	J	FC000009	00000084	00000000	00000000	00000009	00000000	00000004	00000000		00000024
22	LW	80250000	00000028	00000005	00000000	00000000	00000005	0000000D	0000000D		
24	ANDI	94C60000	0000002C	00000001	00000001	00000000	00000000	00000004	00000000		
25	SLT	00A33007	00000030	0000000D	00000003	00003007	00000000	00000004	00000000		
26	ANDI	94E70000	00000034	00000001	00000001	00000000	00000000	00000004	00000000		
20	ANDI	34270000	00000034	00000001	00000001	00000000	00000000	00000004	00000000		
	T				_		1				
27	ADDI	8CE70001	00000038	00000000	00000000	00000001	00000001	00000003	00000001		
28	BNE	90C70003	0000003C	00000000	00000001	00000003	FFFFFFF	00000000	FFFFFFF	00000048	
29	ANDI	94C60000	0000004C	00000000	00000000	00000000	00000000	00000004	00000000		
30	SLT	00A43007	00000050	000000D	00000014	00003007	00000001	00000003	00000001		
31	ANDI	94E70000	00000054	00000001	00000001	00000000	00000000	00000004	00000000		
32	ADDI	8CE70001	00000058	00000000	00000000	00000001	00000001	00000003	00000001		
33	BNE	90C70003	0000005C	00000001	0000001	00000003	00000000	00000004	00000000	00000060	
34	SLL	00052842	00000060	00000000	0000000D	00002842	0000001A	00000000	0000001A		
35	SW	84250000	00000064	00000005	0000001A	00000000	00000005	0000000D	00000005		
36	J	FC00001D	00000068	00000000	00000000	0000001D	00000000	00000004	00000000		00000074
37	ADDI	8D4A0001	00000078	00000001	00000001	00000001	00000002	00000003	00000002		
38	BEQ	884A0002	0000007C	00000003	00000002	00000002	00000001	00000003	00000001	00000084	
39	ADDI	8C210001	00000080	00000005	00000005	00000001	00000006	00000018	00000006		
40	J	FC000009	00000084	00000000	00000000	00000009	00000000	00000004	00000000		00000024
41	LW	80250000	00000028	00000006	0000001A	00000000	00000006	00000018	00000018		
42	ANDI	94C60000	0000002C	00000001	00000001	00000000	00000000	00000004	00000000		
43	SLT	00A33007	00000030	00000018	00000003	00003007	00000000	00000004	00000000		
44	ANDI	94E70000	00000034	00000001	00000001	00000000	00000000	00000004	00000001		
45	ADDI	8CE70001	00000038	00000000	00000000	00000001	00000001	00000003	00000001		
46	BNE	90C70003	0000003C	00000000	00000001	00000003	FFFFFFF	00000000	FFFFFFF	00000048	
47	ANDI	94C60000	0000004C	00000000	00000000	00000000	00000000	00000004	00000000		
48	SLT	00A43007	00000050	00000018	00000014	00003007	00000000	00000004	00000000		
49	ANDI	94E70000	00000054	00000001	00000001	00000000	00000000	00000004	00000000		
50	ADDI	8CE70001	00000058	00000000	00000000	00000001	00000001	00000003	00000001		
51	BNE	90C70003	0000005C	00000000	00000001	00000003	FFFFFFF	00000000	FFFFFFF	00000060	
52	ANDI	94A50000	0000006C	00000018	00000018	00000000	00000000	00000004	00000000		
53	ADDI	8CA50001	00000070	00000000	00000000	00000001	00000001	00000003	00000001		
54	SW	84250000	00000074	00000006	00000001	00000000	00000006	00000018	00000006		
55	ADDI	8D4A0001	00000078	00000002	00000002	00000001	00000003	00000014	00000003		
56	BEQ	884A0002	0000007C	00000003	00000002	00000002	00000000	00000014	00000000	00000084	
57	ANDI	94210000	00000076	00000006	00000006	00000002	00000000	00000004	00000000		
58	ANDI	954A0000	0000008C	00000000	00000003	00000000	00000000	0000004	00000000		
59	LW	80210000	00000000	00000000	00000000	00000000	00000000	00000004	00000000		
- 55	1	00210000	1 55555555	1 0000000	1 55555555	1 55555555	1 55556666	0000004	1 0000004	ı	

61	ADDI	8D4A0001	00000098	00000000	00000000	00000001	00000001	00000003	00000001		
62	BEQ	884A0003	0000009C	00000003	00000001	00000003	00000002	00000003	00000002	000000A8	
63	ADDI	8C210001	000000A0	00000004	00000004	00000001	00000005	0000001A	00000005		
64	J	FC000024	000000A4	00000000	00000000	00000024	00000000	00000004	00000000		00000090
65	LW	80250000	00000094	00000005	00000000	00000000	00000005	0000001A	0000001A		
66	ADDI	8D4A0001	00000098	00000001	00000001	00000001	00000002	00000003	00000002		
67	BEQ	884A0003	0000009C	00000003	00000002	00000003	00000001	00000003	00000001	000000A8	
68	ADDI	8C210001	000000A0	00000005	00000005	00000001	00000006	00000001	00000006		
69	J	FC000024	000000A4	00000000	00000000	00000024	00000000	00000004	00000000		00000090
70	LW	80250000	00000094	00000006	0000001A	00000000	00000006	00000001	00000001		
71	ADDI	8D4A0001	00000098	00000002	00000002	00000001	00000003	00000014	00000003		
72	BEQ	884A0003	0000009C	00000003	00000003	00000003	00000000	00000004	00000000	000000A8	
73	0	0	0	0	0	0	0	0	0		
74											

7 RTL Schematic

