Ước tính Thời gian Thực thi Mạch Lượng tử Trước Giai đoạn Biên dịch Dựa trên Đặc trưng Mạch Cấp cao và Thông tin Phần cứng

[Tên Tác giả 1][1,*], **[Tên Tác giả 2]**[1], **[Tên Tác giả 3]**[2]
[1][Tên Khoa/Viện, Tên Trường Đại học/Viện Nghiên cứu, Quốc gia]
[2][Tên Khoa/Viện, Tên Trường Đại học/Viện Nghiên cứu, Quốc gia]
[*]Tác giả liên hệ: [email@domain.edu.vn]

Tháng 10 năm 2026

Tóm tắt nội dung

Trong kỷ nguyên Điện toán Lượng tử Nhiễu Quy mô Trung bình (NISQ), tài nguyên phần cứng lượng tử thực tế vô cùng khan hiếm và đắt đỏ. Việc lập kế hoạch điều phối tác vụ, lựa chọn thiết bị đích (backend) và tối ưu hóa chi phí đòi hỏi khả năng ước tính chính xác thời gian thực thi của mạch lượng tử ngay từ sớm. Tuy nhiên, các phương pháp ước tính hiện tại thường yêu cầu mạch lượng tử phải trải qua quá trình biên dịch (transpilation) gồm ánh xạ qubit, chèn cổng SWAP và phân rã cổng cơ sở cho từng thiết bị cụ thể. Khi số lượng qubit tăng lên hoặc khi người dùng cần khảo sát nhanh trên nhiều hệ thống phần cứng khác nhau, bản thân quá trình biên dịch này tiêu tốn rất nhiều thời gian và tài nguyên tính toán cổ điển. Trong bài báo này, chúng tôi đề xuất một kỹ thuật mới nhằm ước tính trực tiếp thời gian thực thi của mạch lượng tử ngay tại **tầng thiết kế cấp cao (pre-transpilation)** mà hoàn toàn không cần thực hiện bước biên dịch. Phương pháp của chúng tôi kết hợp các đặc trưng cấu trúc và toàn cục của mạch lượng tử cấp cao do người dùng thiết kế với các thông số kiến trúc vật lý và hiệu chuẩn của máy lượng tử mục tiêu (như đồ thị kết nối coupling map, tập cổng cơ sở, thời lượng xung và tốc độ lặp). Thực nghiệm đánh giá trên 880 mạch lượng tử thuộc bộ dữ liệu chuẩn MQT Bench trên 6 kiến trúc phần cứng IBM Quantum (từ 5 đến 127 qubits) cho thấy mô hình học máy đề xuất đạt hệ số xác định $R^2 = 0.997$ với sai số phần trăm tuyệt đối trung bình (MAPE) chỉ 2.49% và sai số tuyệt đối trung bình (MAE) 0.33 μs. Đồng thời, mô hình dãn nở độ sâu vật lý dựa trên thông số CLOPS đạt tương quan Pearson $r = 0.825$ với tốc độ tăng tốc đạt từ $120\times$ đến $184\times$ (thời gian ước tính chỉ 0.068 ms so với 8.22 ms của bước biên dịch truyền thống). Kết quả nghiên cứu mở ra hướng tiếp cận hiệu quả cho các bộ lập lịch đám mây lượng tử và công cụ hỗ trợ nhà phát triển lựa chọn phần cứng tối ưu theo thời gian thực.

Từ khóa: Điện toán lượng tử, Mạch lượng tử cấp cao, Ước tính thời gian thực thi, Trước biên dịch (Pre-transpilation), Máy học cho Lượng tử, Quản lý tài nguyên lượng tử.

1 Giới thiệu (Introduction)

Trong thập kỷ qua, điện toán lượng tử đã có bước chuyển mình mạnh mẽ từ các thí nghiệm vật lý lý thuyết sang các nền tảng phần cứng có thể truy cập qua đám mây như IBM Quantum, Amazon Braket hay IonQ [2, 15]. Sự phát triển này thu hút sự quan tâm lớn từ cộng đồng nghiên cứu và doanh nghiệp trong việc phát triển các thuật toán lượng tử thực tiễn. Tuy nhiên, việc thực thi một chương trình lượng tử trên máy tính lượng tử thực (Quantum Processing Unit - QPU) hoạt động theo cơ chế xử lý theo lô (batch processing) độc quyền trong một khoảng thời gian nhất định. Do sự khan hiếm và chi phí vận hành

đắt đỏ của phần cứng lượng tử hiện tại (ví dụ: người dùng miễn phí trên IBM Quantum bị giới hạn số phút sử dụng mỗi tháng, trong khi gói trả phí có chi phí lên tới hàng đô la Mỹ cho mỗi giây thực thi [1]), việc vượt quá thời gian dự kiến có thể dẫn đến hủy bỏ tác vụ giữa chừng hoặc gây phát sinh chi phí lớn ngoài dự kiến. Do đó, việc ước tính chính xác thời gian thực thi (execution time) của mạch lượng tử trước khi gửi lên hàng đợi phần cứng là bài toán thiết yếu cho cả nhà phát triển phần mềm lượng tử lẫn nhà cung cấp dịch vụ đám mây.

Để một mạch lượng tử cấp cao (high-level circuit) do người dùng thiết kế có thể chạy được trên một QPU cụ thể, mạch đó bắt buộc phải trải qua quá trình biên dịch (compilation/transpilation) [3]. Quá trình này biến đổi mạch không phụ thuộc phần cứng (target-independent) thành mạch phụ thuộc phần cứng (target-dependent) thông qua các bước: phân rã các cổng logic cấp cao thành tập cổng cơ sở (native gates) của máy, ánh xạ các qubit logic vào các qubit vật lý (qubit mapping), định tuyến và chèn các cổng SWAP để thỏa mãn ràng buộc kết nối vật lý (coupling map), cuối cùng là tối ưu hóa và lập lịch xung (pulse scheduling) [8, 9].

Gần đây, một số nghiên cứu tiên phong như của Ma và Li [1] đã đề xuất sử dụng mô hình học sâu (như Graph Transformer) để dự đoán thời gian thực thi mạch lượng tử trên trình mô phỏng và máy lượng tử thực. Tuy nhiên, hạn chế lớn của các phương pháp hiện có là chúng đòi hỏi phải thực hiện biên dịch mạch lượng tử xuống mức phụ thuộc thiết bị (target-dependent mapped level) để trích xuất cấu trúc đồ thị sau biên dịch và gán thông số hiệu chuẩn (T_1, T_2) của từng qubit vật lý cụ thể cho các nút cổng. Cách tiếp cận sau biên dịch (post-transpilation) này bộc lộ ba nhược điểm lớn trong thực tế:

1. **Chi phí thời gian biên dịch lớn:** Bài toán ánh xạ và định tuyến qubit là bài toán NP-complete [8]. Đối với các mạch lượng tử lớn (hàng chục đến hàng trăm qubit) hoặc có độ sâu lớn, thời gian chạy bộ biên dịch (transpiler) trên máy tính cổ điển có thể kéo dài từ vài chục giây đến hàng chục phút—thậm chí lâu hơn cả thời gian thực thi thực tế trên QPU.

2. **Không hiệu quả khi khảo sát đa thiết bị (Multi-backend exploration):** Khi người dùng hoặc bộ lập lịch đám mây muốn so sánh thời gian thực thi dự kiến của một mạch đầu vào trên M máy lượng tử khác nhau để chọn máy tối ưu nhất, phương pháp truyền thống buộc phải chạy bước transpilation M lần riêng biệt cho từng kiến trúc máy.

3. **Thiếu tính phản hồi tức thì ở pha thiết kế:** Lập trình viên thiết kế mạch ở lớp cấp cao mong muốn nhận được ước tính tài nguyên và thời gian chạy ngay lập tức trong môi trường phát triển (IDE) mà không phải chờ quy trình hạ tầng biên dịch hoàn tất.

Để giải quyết khoảng trống nghiên cứu này, bài báo của chúng tôi đề xuất một kỹ thuật ước tính thời gian thực thi mạch lượng tử **trước giai đoạn biên dịch (pre-transpilation)**. Thay vì biên dịch mạch rồi mới trích xuất đặc trưng, mô hình của chúng tôi nhận trực tiếp đầu vào gồm: (1) thông tin mạch lượng tử ở lớp cấp cao do người dùng thiết kế (Target-Independent Level) và (2) bộ đặc trưng mô tả kiến trúc và trạng thái hiệu chuẩn của máy lượng tử mục tiêu. Mô hình sẽ tự động học mối tương quan phi tuyến giữa cấu trúc tương tác của mạch cấp cao và độ phức tạp phát sinh ngầm định khi ánh xạ lên kiến trúc phần cứng mục tiêu để đưa ra dự đoán thời gian thực thi chính xác.

Nghiên cứu của chúng tôi tập trung giải quyết ba câu hỏi nghiên cứu (Research Questions - RQs) sau:

- **RQ1 (Độ chính xác dự đoán trước biên dịch):** Kỹ thuật đề xuất có thể ước tính thời gian thực thi của mạch lượng tử từ thông tin mạch cấp cao và thông tin máy lượng tử với độ chính xác như thế nào so với ước tính của nền tảng đám mây và phương pháp sau biên dịch?

- **RQ2 (Hiệu quả về tốc độ tính toán):** Việc loại bỏ bước biên dịch (transpilation) trong quá trình ước tính giúp tiết kiệm thời gian phản hồi (inference overhead) bao nhiêu lần so với quy trình dự đoán truyền thống?
- **RQ3 (Mức độ ảnh hưởng của các đặc trưng):** Những đặc trưng nào của mạch cấp cao và thông số nào của phần cứng máy lượng tử đóng vai trò quan trọng nhất trong việc quyết định thời gian thực thi?

Các đóng góp chính của bài báo bao gồm:

- Đề xuất khung kiến trúc đầu tiên cho phép ước tính trực tiếp thời gian thực thi mạch lượng tử ở tầng thiết kế cấp cao (pre-transpilation) kết hợp thông tin phần cứng QPU mà không cần chạy bộ biên dịch.
- Xây dựng bộ đặc trưng kết hợp (joint representation) biểu diễn sự tương thích giữa cấu trúc tương tác qubit của mạch cấp cao và cấu trúc tô-pô vật lý, tập cổng cơ sở cũng như thông số hiệu chuẩn của máy lượng tử.
- Thực hiện đánh giá thực nghiệm toàn diện trên bộ dữ liệu chuẩn, chứng minh tính ưu việt về tốc độ ước tính và độ chính xác cao của giải thuật đề xuất.

Cấu trúc phần còn lại của bài báo được tổ chức như sau: Mục 2 trình bày các nghiên cứu liên quan. Mục 3 giới thiệu kiến thức nền tảng về mạch lượng tử, quy trình biên dịch và thời gian thực thi. Mục 4 trình bày chi tiết phương pháp và mô hình đề xuất. Mục 5 mô tả thiết lập thực nghiệm và kết quả đánh giá. Mục 6 thảo luận các vấn đề mở rộng và các đe dọa đến tính hợp lệ của nghiên cứu. Cuối cùng, Mục 7 kết luận bài báo và đề xuất hướng phát triển.

2 Các Nghiên cứu Liên quan (Related Works)

Nghiên cứu của chúng tôi liên quan mật thiết đến ba hướng tiếp cận chính: ước tính tài nguyên và thời gian thực thi lượng tử, dự đoán chất lượng mạch lượng tử trước biên dịch, và ước tính thời gian thực thi phần mềm cổ điển.

2.1 Ước tính tài nguyên và thời gian thực thi mạch lượng tử

Ước tính tài nguyên lượng tử (Quantum Resource Estimation) đóng vai trò định hướng cho việc triển khai các thuật toán lượng tử trên phần cứng thực tế [6]. Các công cụ đầu tiên như QuRE [13] và khung đánh giá của Beverland cùng cộng sự [12] tập trung vào điện toán lượng tử chịu lỗi (Fault-Tolerant Quantum Computing - FTQC) trong tương lai xa, ước tính số lượng qubit vật lý và thời gian chạy dựa trên các mã sửa lỗi bề mặt (surface codes) với hàng triệu cổng. Tuy nhiên, các mô hình lý thuyết này không phản ánh đúng độ trễ thực thi trên các thiết bị NISQ hiện tại.

Đối với các thiết bị NISQ hiện hành, Ma và Li [1] gần đây đã nghiên cứu đặc tính thời gian chạy và đề xuất mô hình dựa trên Graph Transformer kết hợp học chủ động (Active Learning) để ước tính thời gian thực thi mạch lượng tử trên trình mô phỏng và máy lượng tử IBM. Mặc dù đạt hệ số xác định $R^2 > 0.90$, phương pháp của họ yêu cầu mạch đầu vào phải được biên dịch cụ thể cho từng backend để lấy được đồ thị DAG sau ánh xạ và thông số T_1, T_2 tại đúng vị trí qubit vật lý đã gán. Khác biệt hoàn toàn với nghiên cứu trên, phương pháp của chúng tôi thực hiện dự đoán *trước bước biên dịch* (pre-transpilation), giúp loại bỏ hoàn toàn nútắt cổ chai về thời gian biên dịch khi cần ước tính nhanh hoặc lựa chọn giữa nhiều máy lượng tử.

2.2 Dự đoán độ trung thực và lựa chọn thiết bị lượng tử

Bên cạnh thời gian thực thi, độ trung thực (fidelity) của mạch lượng tử cũng là một chỉ số quan trọng được nghiên cứu rộng rãi [14]. Nhiều công trình đã áp dụng học máy và mạng nơ-ron đồ thị (GNN) để dự đoán fidelity của mạch dựa trên độ sâu, số lượng cổng và tỷ lệ lỗi phần cứng [11, 10]. Đáng chú ý, Quetschlich và cộng sự đã phát triển MQT Predictor [4, 5], sử dụng học tăng cường và học máy có giám sát để tự động lựa chọn thiết bị và tùy chọn biên dịch tối ưu cho một mạch lượng tử chưa biên dịch. Các nghiên cứu này chứng minh rằng các đặc trưng ở mức trừu tượng cấp cao (target-independent) có chứa đủ thông tin tiềm ẩn để dự đoán hiệu năng sau biên dịch. Kế thừa ý tưởng giải phóng người dùng khỏi bước biên dịch tốn kém này, chúng tôi mở rộng bài toán sang việc mô hình hóa và dự đoán chính xác thời gian thực thi thực tế (execution time) trên phần cứng lượng tử.

2.3 Ước tính thời gian thực thi phần mềm cổ điển

Trong kỹ thuật phần mềm cổ điển, việc dự đoán thời gian thực thi chương trình (như ACET hoặc WCET) đã được nghiên cứu sâu rộng thông qua phân tích mã tĩnh và học máy [16, 17, 18, 19]. Chẳng hạn, SPORE [16] và Mantis [17] trích xuất số vòng lặp và nhánh rẽ để xây dựng mô hình hồi quy phi tuyến. Tuy nhiên, như đã chỉ ra trong [1], các kỹ thuật cổ điển không thể áp dụng trực tiếp cho chương trình lượng tử vì cấu trúc mạch lượng tử là đồ thị luồng trạng thái rối lượng tử chứ không phải luồng điều khiển tuần tự, đồng thời định lý bất khả sao chép (no-cloning theorem) [20] ngăn cản việc theo vết (tracing) trạng thái trung gian trong lúc chạy.

3 Kiến thức Nền tảng (Background)

3.1 Mạch lượng tử ở tầng thiết kế cấp cao

Một mạch lượng tử (quantum circuit) là mô hình tính toán biểu diễn quá trình thao tác trên các bit lượng tử (qubits) thông qua chuỗi các cổng lượng tử (quantum gates) và phép đo (measurements). Khi nhà phát triển thiết kế thuật toán bằng các bộ công cụ phần mềm (SDK) như Qiskit [2] hay Cirq, mạch được tạo ra nằm ở **tầng độc lập thiết bị (Target-Independent / Algorithmic Level)**. Ở tầng này:

- Các qubit là các *qubit logic* ($q_0, q_1, \ldots, q_{n-1}$), được giả định là có khả năng tương tác đôi một bất kỳ (all-to-all connectivity) mà không bị giới hạn bởi khoảng cách vật lý.
- Các cổng lượng tử sử dụng là các cổng toán học tổng quát hoặc các khối hàm cấp cao (ví dụ: cổng Hadamard H, cổng pha có điều khiển CP, cổng Toffoli CCX, cổng U_3, hoặc các khối biến đổi Fourier lượng tử QFT) mà chưa bị giới hạn bởi tập cổng vật lý của phần cứng.

3.2 Quy trình biên dịch (Transpilation) và ảnh hưởng đến cấu trúc mạch

Các bộ xử lý lượng tử thực tế (đặc biệt là công nghệ qubit siêu dẫn của IBM, Google, Rigetti) có hai ràng buộc vật lý nghiêm ngặt [4]:

1. **Giới hạn tập cổng cơ sở (Native Gate Set):** Mỗi QPU chỉ hỗ trợ thực thi trực tiếp một số lượng rất nhỏ các cổng vật lý cơ bản. Ví dụ, các máy IBM Eagle (như `ibm_osaka`, `ibm_kyoto`) chỉ hỗ trợ tập cổng cơ sở gồm $\{ECR, ID, RZ, SX, X\}$. Mọi cổng cấp cao như CX, CP, $SWAP$ hay CCX đều phải được phân rã (decompose) thành chuỗi nhiều cổng ECR và các phép quay đơn qubit.

2. **Giới hạn kết nối vật lý (Coupling Map):** Các qubit vật lý trên chip chỉ được kết nối với một vài qubit lân cận (ví dụ: kiến trúc Heavy-Hex của IBM chỉ cho phép mỗi qubit kết nối tối đa với 2 hoặc 3 qubit khác). Nếu mạch cấp cao yêu cầu một cổng 2-qubit tác động lên hai qubit logic không nằm cạnh nhau trên chip vật lý, bộ biên dịch (transpiler) buộc phải chèn thêm một loạt các cổng hoán vị ($SWAP$), trong đó mỗi cổng $SWAP$ lại bị phân rã thành 3 cổng 2-qubit cơ sở (CX hoặc ECR).

Hệ quả là sau quá trình transpilation, số lượng cổng thực tế ($N_{\text{transpiled}}$) và độ sâu của mạch ($D_{\text{transpiled}}$) thường tăng lên gấp nhiều lần so với mạch cấp cao ban đầu ($N_{\text{high}}, D_{\text{high}}$). Mức độ gia tăng này phụ thuộc chặt chẽ vào sự tương thích giữa *đồ thị tương tác của mạch cấp cao* và *đồ thị kết nối của máy lượng tử mục tiêu*.

3.3 Thời gian thực thi trên máy lượng tử (Quantum Execution Time)

Khi một mạch lượng tử được thực thi trên QPU với số lần lặp lại là S (shots), tổng thời gian thực thi hệ thống (system execution time) bao gồm: thời gian nạp xung điều khiển vào bộ nhớ phần cứng, thời gian thực thi các xung hiệu chuẩn, và tổng thời gian chạy S lần mạch lượng tử. Trong mỗi lần chạy (shot), thời gian tiêu tốn bao gồm:

$$T_{\text{shot}} \approx T_{\text{circuit_pulses}} + T_{\text{readout}} + T_{\text{rep_delay}} \tag{1}$$

trong đó $T_{\text{circuit_pulses}}$ là độ dài lịch trình xung của toàn bộ các cổng lượng tử dọc theo đường găng (critical path) sau biên dịch, T_{readout} là thời gian đo trạng thái các qubit, và $T_{\text{rep_delay}}$ là độ trễ nghỉ giữa hai lần lặp liên tiếp để tái thiết lập trạng thái cơ bản cho qubit (relaxation/reset delay). Như vậy, mặc dù không thực hiện biên dịch, nếu một mô hình nắm bắt được cấu trúc mạch cấp cao và các thông số vật lý của máy (độ dài xung cổng cơ sở, tô-pô kết nối, T_{readout}, $T_{\text{rep_delay}}$), mô hình đó hoàn toàn có cơ sở lý thuyết để ước lượng trực tiếp tổng thời gian thực thi cuối cùng.

4 Phương pháp Đề xuất: Ước tính Thời gian Thực thi Trước Biên dịch

4.1 Tổng quan khung kiến trúc (Overview Framework)

Mục tiêu của chúng tôi là xây dựng một hàm ánh xạ dự đoán $\mathcal{F}_\Theta$ nhận đầu vào là một cặp $(\mathcal{C}_{\text{high}}, \mathcal{M})$ và đầu ra là thời gian thực thi ước tính $\hat{y} \in \mathbb{R}^+$:

$$\hat{y} = \mathcal{F}_\Theta\left(\phi_{\text{circuit}}(\mathcal{C}_{\text{high}}), \phi_{\text{machine}}(\mathcal{M})\right) \tag{2}$$

trong đó $\mathcal{C}_{\text{high}}$ là mạch lượng tử cấp cao trước biên dịch, $\mathcal{M}$ là thông tin mô tả máy lượng tử mục tiêu (hoặc trình mô phỏng mục tiêu), ϕ_{circuit} và ϕ_{machine} lần lượt là hai bộ trích xuất đặc trưng cực nhanh không qua biên dịch.

Bảng 1 tóm tắt sự khác biệt cốt lõi giữa phương pháp của chúng tôi và phương pháp truyền thống. Nhờ tách biệt việc trích xuất đặc trưng mạch cấp cao $\phi_{\text{circuit}}(\mathcal{C}_{\text{high}})$ khỏi phần cứng, khi cần dự đoán trên M máy lượng tử khác nhau, ta chỉ cần trích xuất đặc trưng mạch đúng 1 lần duy nhất.

4.2 Trích xuất đặc trưng mạch lượng tử cấp cao ($\phi_{\text{circuit}}(\mathcal{C}_{\text{high}})$)

Ở tầng cấp cao trước khi biên dịch, chúng tôi biểu diễn mạch lượng tử $\mathcal{C}_{\text{high}}$ thông qua hai nhóm thông tin: đặc trưng toàn cục cấp cao và đặc trưng cấu trúc tương tác của mạch.

Bảng 1: So sánh sự khác biệt giữa quy trình ước tính sau biên dịch [1] và phương pháp trước biên dịch của chúng tôi

Tiêu chí	**Phương pháp Sau Biên dịch (Post-transpilation [1])**	**Phương pháp Đề xuất (Pre-transpilation)**
Mức độ trừu tượng đầu vào	Mạch đã biên dịch và ánh xạ vật lý (Target-dependent mapped level)	Mạch thiết kế cấp cao (Target-independent / Algorithmic level)
Yêu cầu chạy Transpiler	Có (Bắt buộc biên dịch cho từng máy mục tiêu trước khi dự đoán)	**Không** (Hoàn toàn bỏ qua bước transpilation)
Thông tin phần cứng sử dụng	Gán trực tiếp T_1, T_2 vào từng nút cổng sau khi đã biết vị trí qubit vật lý	Trích xuất vector đặc trưng tổng hợp về tô-pô và hiệu chuẩn của máy $\mathcal{M}$
Chi phí khảo sát M máy	$M \times (T_{\text{transpile}} + T_{\text{extract}} + T_{\text{infer}})$	$1 \times T_{\text{extract_high}} + M \times T_{\text{infer}}$

4.2.1 Đặc trưng toàn cục của mạch cấp cao (High-level Global Features)

Từ mã nguồn mạch đầu vào của người dùng, chúng tôi trích xuất trực tiếp các thông số quy mô và chỉ số phức tạp cấu trúc (kế thừa và mở rộng từ bộ chỉ số SupermarQ [7]) mà không cần biên dịch:

- **Thông số quy mô cơ bản:** Số lượng qubit logic sử dụng (n_q), độ sâu của mạch cấp cao (d_{high}), tổng số cổng (n_g), số lượng phép đo (n_m), và phân bố số lượng của từng loại cổng logic cấp cao (đơn qubit, 2-qubit như $CX, CP, SWAP$, và đa qubit như CCX).

- **Độ giao tiếp chương trình (Program Communication - PC):** Đo lường mật độ tương tác giữa các qubit logic trong mạch. Gọi $deg(q_i)$ là số lượng qubit logic khác có tương tác trực tiếp với qubit q_i thông qua các cổng đa qubit, khi đó:

$$PC = \frac{\sum_{i=1}^{n_q} deg(q_i)}{n_q(n_q - 1)} \tag{3}$$

  Chỉ số PC càng cao (tiến gần 1) báo hiệu mạch đòi hỏi kết nối dày đặc, dẫn đến nguy cơ phát sinh nhiều cổng $SWAP$ khi đưa lên phần cứng có kết nối thưa.

- **Độ sâu đường găng (Critical Depth - CD):** Tỷ lệ số cổng 2-qubit nằm trên đường phụ thuộc dài nhất của mạch so với tổng số cổng 2-qubit, phản ánh tính tuần tự hóa của mạch.

- **Tỷ lệ rối lượng tử (Entanglement Ratio - ER):** Tỷ lệ giữa số lượng cổng đa qubit (n_{2q+}) trên tổng số cổng thao tác trong mạch ($ER = n_{2q+}/n_g$).

- **Độ song song (Parallelism - P) và Độ hoạt động (Liveness - L):** Đánh giá khả năng thực thi đồng thời các cổng trên các qubit khác nhau và tỷ lệ thời gian qubit hoạt động so với thời gian rỗi (idle):

$$P = \left(\frac{n_g/d_{\text{high}} - 1}{n_q - 1} \right) \tag{4}$$

4.2.2 Đặc trưng đồ thị của mạch cấp cao (High-level Graph / Interaction Features)

Một mạch lượng tử cấp cao có thể được biểu diễn dưới dạng Đồ thị có hướng không chu trình (DAG) $\mathcal{G}_{\text{DAG}} = (V, E)$ hoặc Đồ thị tương tác Qubit (Qubit Interaction Graph - QIG) $\mathcal{G}_{\text{QIG}} = (V_q, E_q, W_q)$, trong đó mỗi đỉnh thuộc V_q là một qubit logic và trọng số cạnh $w_{ij} \in W_q$ biểu thị số lần tương tác cổng 2-qubit giữa q_i và q_j.

4.2.3 Cấu trúc và Chi tiết Biểu diễn Vector Đặc trưng Tổng hợp

Để mô hình có thể tiếp nhận đầy đủ thông tin đa chiều từ mạch lượng tử cấp cao và kiến trúc phần cứng mà không làm phát sinh chi phí tính toán lớn, chúng tôi chuẩn hóa dữ liệu đầu vào thành một vector đặc trưng nối ghép (concatenated feature vector) $\mathbf{x} \in \mathbb{R}^{25}$ gồm bốn nhóm thành phần cốt lõi:

$$\mathbf{x} = \left[\phi_{\text{circuit}}(\mathcal{C}_{\text{high}}) \,\|\, \phi_{\text{machine}}(\mathcal{M}) \,\|\, \phi_{\text{interact}}(\mathcal{C}_{\text{high}}, \mathcal{M}) \,\|\, \hat{T}_{\text{analytical}}\right] \tag{5}$$

trong đó:

- **Nhóm đặc trưng mạch cấp cao $\phi_{\text{circuit}}(\mathcal{C}_{\text{high}}) \in \mathbb{R}^{12}$:** Bao gồm 8 chỉ số quy mô cơ bản (n_q, d_{high}, n_{ops}, n_{1q}, n_{2q}, n_{multi}, n_{meas}, mật độ cổng n_{ops}/n_q) và 4 chỉ số cấu trúc tương tác mở rộng (Program Communication PC, Critical Depth ratio CD, Entanglement Ratio ER, và Hệ số song song PL). Đối với các cổng đa qubit ($n_{\text{op_q}} \geq 3$, chẳng hạn như cổng Toffoli CCX hoặc Fredkin $CSWAP$), chúng tôi theo vết toàn bộ các cặp tương tác logic (q_i, q_j) để cập nhật bậc tương tác của đồ thị mạch logic, đồng thời tách biệt số lượng n_{multi} thành một đặc trưng độc lập vì các cổng này sẽ chịu sự bùng nổ phân rã rất lớn khi biên dịch xuống tập cổng cơ sở vật lý.
- **Nhóm đặc trưng máy lượng tử mục tiêu $\phi_{\text{machine}}(\mathcal{M}) \in \mathbb{R}^{10}$:** Bao gồm 6 chỉ số mô tả tô-pô đồ thị kết nối phần cứng $\mathcal{G}_{\text{hw}}$ (N_{phys}, số cạnh ghép nối $|E_{\text{phys}}|$, bậc kết nối trung bình $\bar{d}$, đường kính đồ thị D_{graph}, khoảng cách đường đi ngắn nhất trung bình giữa các cặp qubit vật lý $\bar{l}_{\text{sp}}$, mật độ cạnh ρ_{edge}) và 4 thông số thời gian xung hiệu chuẩn cơ bản (chu kỳ xung đồng hồ dt, thời lượng xung cổng đơn qubit trung bình $\bar{t}_{1q}$, thời lượng xung cổng 2-qubit trung bình $\bar{t}_{2q}$, và thời gian đo trạng thái trung bình $\bar{t}_{\text{meas}}$).
- **Nhóm đặc trưng tương tác mạch – phần cứng $\phi_{\text{interact}}(\mathcal{C}_{\text{high}}, \mathcal{M}) \in \mathbb{R}^2$:** Đo lường trực tiếp mức độ căng thẳng (congestion) khi nhúng mạch cấp cao lên máy:
  1. *Tỷ lệ sử dụng qubit phần cứng (U_q):* $U_q = n_q/N_{\text{phys}}$, phản ánh mức độ hạn chế về không gian vật lý khi bố trí mạch.
  2. *Chi phí cổng hoán vị định tuyến ước tính ($\hat{S}_{routing}$):* Ước lượng số lượng cổng $SWAP$ tối thiểu cần chèn dọc theo các cổng 2-qubit của mạch logic dựa trên ma trận khoảng cách đường đi ngắn nhất của phần cứng:

$$\hat{S}_{\text{routing}} = \sum_{(q_i, q_j) \in \mathcal{E}_{2q}} \max\left(0, \text{dist}_{\mathcal{M}}(q_i, q_j) - 1\right) \tag{6}$$

     với $\text{dist}_{\mathcal{M}}(q_i, q_j)$ là độ dài đường đi ngắn nhất giữa qubit q_i và q_j trên coupling map của máy $\mathcal{M}$ theo phép gán nhãn qubit ban đầu.
- **Đặc trưng neo giải tích ($\hat{T}_{\text{analytical}} \in \mathbb{R}^1$):** Thời gian thực thi ước tính sơ bộ thu được từ mô hình duyệt đường găng giải tích (mô tả tại Mục 4.4.1), đóng vai trò làm giá trị neo (anchor feature) cung cấp cận dưới lý tưởng cho các mô hình học máy.

Bảng 2 tóm tắt đầy đủ danh mục 25 đặc trưng được trích xuất trong khung nghiên cứu của chúng tôi.

Bảng 2: Tổng hợp 25 đặc trưng kết hợp giữa mạch cấp cao và phần cứng (Pre-transpilation Feature Set)

Nhóm đặc trưng	**Ký hiệu mã**	**Ý nghĩa vật lý / Định nghĩa**	**Số chiều**
Đặc trưng mạch cấp cao (ϕ_{circuit})	`circ_num_qubits, depth_pre`	Số qubit logic (n_q) và độ sâu mạch logic (d_{high})	2
	`circ_*_gates_pre, meas`	Số lượng cổng: tổng, 1Q, 2Q, đa-qubit ($3Q+$), phép đo	5
	`circ_gate_density`	Mật độ cổng trên mỗi qubit logic (n_{ops}/n_q)	1
	`circ_program_comm, cd`	Độ giao tiếp logic (PC) và tỷ lệ độ sâu đường găng (CD)	2
	`circ_er, parallelism`	Tỷ lệ cổng vướng lượng tử (ER) và độ song song (PL)	2
Đặc trưng phần cứng (ϕ_{machine})	`hw_num_qubits, hw_edges`	Số qubit vật lý (N_{phys}), số cạnh kết nối ($\lvert E_{\text{phys}}\rvert$)	2
	`hw_deg, diam, sp, dens`	Bậc trung bình ($\bar{d}$), đường kính (D), khoảng cách ngắn nhất ($\bar{l}$), mật độ cạnh (ρ)	4
	`hw_dt, *_duration_sec`	Chu kỳ dt, thời lượng xung trung bình $\bar{t}_{1q}, \bar{t}_{2q}, \bar{t}_{\text{meas}}$	4
Tương tác (ϕ_{interact})	`utilization, routing_swaps`	Tỷ lệ qubit n_q/N_{phys} và số SWAP ước tính $\hat{S}_{\text{routing}}$	2
Neo giải tích	`pred_analytical_sec`	Thời gian đường găng giải tích lý tưởng $\hat{T}_{\text{analytical}}$	1
Tổng số chiều vector đặc trưng (x)			**25**

4.3 Trích xuất đặc trưng máy lượng tử mục tiêu ($\phi_{\text{machine}}(\mathcal{M})$)

Do không thực hiện bước biên dịch để gán từng cổng vào từng qubit vật lý cụ thể, mô hình cần một bộ đặc trưng tổng quát để nắm bắt khả năng xử lý và các giới hạn vật lý của máy lượng tử $\mathcal{M}$. Chúng tôi trích xuất thông tin phần cứng từ dữ liệu cấu hình và hiệu chuẩn (Backend Configuration & Calibration Properties) thông qua hai khía cạnh:

1. **Đặc trưng kiến trúc và tô-pô kết nối (Topological Features):** Đồ thị kết nối vật lý của máy lượng tử được biểu diễn bởi $\mathcal{G}_{\text{hw}} = (V_{\text{phys}}, E_{\text{phys}})$. Các thông số đặc trưng bao gồm: tổng số qubit vật lý (N_{phys}), bậc kết nối trung bình (average node degree), đường kính đồ thị phần cứng (graph diameter), khoảng cách đường đi ngắn nhất trung bình giữa các cặp qubit (average shortest path length), và mật độ cạnh (edge density). Các chỉ số này quyết định trực tiếp chi phí định tuyến (routing overhead) khi chạy bất kỳ mạch nào trên máy đó.

2. **Đặc trưng thời gian xung và hiệu chuẩn phần cứng (Hardware Timing & Calibration Features):** Thay vì gán T_1, T_2 vào từng nút cổng sau biên dịch, chúng tôi tổng hợp các thống kê phân phối (như giá trị trung bình Mean, độ lệch chuẩn Std, Min, Max, Median) trên toàn bộ chip lượng tử cho các đại lượng vật lý ảnh hưởng trực tiếp đến thời gian thực thi:

   - Thời gian thực thi cổng 2-qubit cơ sở (t_{2q}, ví dụ thời lượng xung cổng ECR hoặc CX tính bằng nano-giây).
   - Thời gian thực thi cổng đơn qubit cơ sở (t_{1q}, ví dụ cổng SX, X).
   - Thời gian đo trạng thái trung bình của các qubit (t_{readout}) và độ trễ lặp lại giữa các shots ($t_{\text{rep_delay}}$).
   - Thời gian hồi phục năng lượng và duy trì pha trung bình của hệ thống (T_1, T_2) cùng tỷ lệ lỗi cổng trung bình (gate error rates).
   - Mã định danh loại tập cổng cơ sở (Native Gate Set encoding) để mô hình nhận biết chi phí phân rã cổng tương ứng.

4.4 Kiến trúc Khung Ước tính Đề xuất

Khung thực nghiệm của chúng tôi xây dựng một hệ thống ước tính đa tầng (Multi-tier Estimation Framework), bao gồm ba mô hình ước tính độc lập từ cấp độ giải tích vật lý đến mô hình máy học có khả năng tự học quan hệ phi tuyến:

4.4.1 Mô hình giải tích đường găng logic (Analytical Critical Path Traverser)

Mô hình giải tích duyệt cấu trúc đồ thị phụ thuộc (DAG) của mạch cấp cao $\mathcal{C}_{\text{high}}$ theo từng đường dây qubit (qubit wire) mà hoàn toàn không biên dịch. Với mỗi thao tác cổng, mô hình gán thời lượng vật lý tương đương dựa trên thông số hiệu chuẩn của backend mục tiêu $\mathcal{M}$:

- Các cổng ảo (virtual gates như RZ, phase, barrier, id) có thời lượng bằng 0.
- Cổng đơn qubit vật lý (X, SX) nhận thời lượng $\bar{t}_{1q}$; các cổng đơn qubit khác (H, RX, RY, U) được phân rã giải tích thành 1 hoặc 2 xung SX tương ứng ($\bar{t}_{1q}$ hoặc $2\bar{t}_{1q}$).
- Cổng 2-qubit ($CX, CZ, ECR, SWAP$) kích hoạt cơ chế đồng bộ hóa thời gian đường găng giữa hai qubit tác động: $t_{\text{start}} = \max(t_{\text{wire}}(q_1), t_{\text{wire}}(q_2))$ và cập nhật thời lượng tương ứng.

- Cổng đa qubit ($CCX, CSWAP$) được phân rã giải tích thành số lượng cổng cơ sở tương đương (ví dụ cổng Toffoli CCX tương đương $6\bar{t}_{2q} + 8\bar{t}_{1q}$).

Mô hình nhận biết định tuyến (Routing-Aware Estimator) mở rộng thuật toán trên bằng cách cộng thêm độ trễ hoán vị $\Delta t_{\text{routing}} = \max(0, \text{dist}_{\mathcal{M}}(p_1, p_2) - 1) \times 3\bar{t}_{2q}$ cho mỗi cặp qubit không kề nhau trên coupling map.

4.4.2 Mô hình dãn nở độ sâu vật lý dựa trên CLOPS (CLOPS-Aware NewDepth Model)

Nhằm đạt được sự cân bằng tối ưu giữa tính tường minh vật lý (physical interpretability) và tốc độ tính toán siêu nhanh, chúng tôi đề xuất mô hình NewDepth kết hợp chỉ số vận hành lượng tử CLOPS (Circuit Layer Operations Per Second) do IBM giới thiệu [1]:

$$\hat{T}_{\text{CLOPS}} = \text{NewDepth} \times \tau_{\text{layer}} = \frac{\text{NewDepth}}{\text{CLOPS}} \tag{7}$$

trong đó $\tau_{\text{layer}} = 1/\text{CLOPS} \approx \bar{t}_{2q}$ là thời gian thực thi trung bình của một tầng (layer) cổng 2-qubit cơ sở trên phần cứng. Đại lượng NewDepth mô hình hóa tường minh các thành phần gây dãn nở độ sâu mạch khi biên dịch:

$$\text{NewDepth} = w_0 D_0 + \alpha \Delta_{1Q} + \beta \Delta_{\text{topo}} + \gamma \Delta_{\text{multi}} + \mu \Delta_{\text{meas}} - \lambda \Delta_{\text{opt}} \tag{8}$$

trong đó:

- D_0: Độ sâu logic ban đầu của mạch cấp cao.
- Δ_{1Q}: Độ dãn nở do bất tương thích tập cổng đơn qubit (ví dụ cổng pha ảo RZ giảm 1 tầng xung vật lý, trong khi cổng U_3 cộng thêm 1 tầng xung).
- Δ_{topo}: Chi phí định tuyến SWAP dọc theo đường găng khi các qubit tương tác không kề nhau trên coupling map, với mỗi cổng SWAP đóng góp 3 tầng cổng 2-qubit: $\Delta_{\text{topo}} = \sum 3 \times \max(0, \text{dist}_{\mathcal{M}}(p_1, p_2) - 1)$.
- Δ_{multi}: Độ dãn nở độ sâu khi phân rã các cổng đa qubit ($3Q+$) thành tầng cổng cơ sở (ví dụ CCX bổ sung $+5$ tầng 2-qubit, $CSWAP$ bổ sung $+7$ tầng 2-qubit).
- Δ_{meas}: Độ trễ của thao tác đo trạng thái qubit chuẩn hóa theo đơn vị tầng 2-qubit ($\Delta_{\text{meas}} = \bar{t}_{\text{meas}}/\bar{t}_{2q}$).
- Δ_{opt}: Hệ số giảm độ sâu do tối ưu hóa triệt tiêu cổng liên tiếp khi biên dịch ở mức cao.

Mô hình NewDepth hỗ trợ hai chế độ hoạt động linh hoạt:

1. **Chế độ Vật lý Không Cần Dữ liệu (Zero-shot Physics-Informed):** Các trọng số được xác lập trực tiếp từ thông số vật lý của chip: $w_0 = 1.0$, $\alpha = \bar{t}_{1q}/\bar{t}_{2q}$, $\beta = 0.90$, $\gamma = 1.0$, $\mu = 1.0$, $\lambda = 0.0$. Chế độ này hoàn toàn không yêu cầu bất kỳ dữ liệu huấn luyện nào.
2. **Chế độ Hiệu chuẩn Thực nghiệm (Empirical Calibrated via NNLS):** Khi có sẵn một tập dữ liệu nhỏ các mạch mẫu đã đo thực tế, các trọng số $\mathbf{w} = [w_0, \alpha, \beta, \gamma, \mu]^T$ được tối ưu hóa bằng phương pháp Bình phương Tối thiểu Phi âm (Non-Negative Least Squares - NNLS):

$$\min_{\mathbf{w} \geq 0} \frac{1}{2} \|\mathbf{X}\mathbf{w} - \mathbf{y}_{\text{target}}\|_2^2 \quad \text{với } y_i = \frac{T_{\text{true},i}}{\tau_{\text{layer}}} \tag{9}$$

Ràng buộc $\mathbf{w} \geq 0$ đảm bảo tính hợp lý vật lý: các yếu tố cấu trúc mạch luôn làm tăng hoặc giữ nguyên độ sâu thực thi chứ không bao giờ làm giảm độ sâu một cách vô lý.

4.4.3 Mô hình học máy thay thế (ML Surrogate Regressor)

Để khai thác toàn bộ không gian đặc trưng phi tuyến 25 chiều, chúng tôi xây dựng mô hình học máy thay thế sử dụng kỹ thuật Rừng Cây Quyết Định (Random Forest Regressor) và Tăng Cường Cây Độ Dốc (Gradient Boosted Trees). Mô hình nhận đầu vào là vector $\mathbf{x} \in \mathbb{R}^{25}$ và dự đoán trực tiếp thời gian thực thi:

$$\hat{y} = \frac{1}{B} \sum_{b=1}^{B} f_b(\mathbf{x}) \tag{10}$$

trong đó mỗi cây f_b được huấn luyện bằng hàm mục tiêu tối thiểu hóa Sai số Bình phương Trung bình (MSE Loss):

$$\mathcal{L}_{\text{MSE}}(\Theta) = \frac{1}{N} \sum_{i=1}^{N} (y_i - \hat{y}_i)^2 \tag{11}$$

Nhờ việc kết hợp đồng thời đặc trưng đếm cổng đa qubit (n_{multi}), các chỉ số tô-pô mạng kết nối phần cứng và giá trị neo giải tích $\hat{T}_{\text{analytical}}$, mô hình ML có thể học được độ giãn nở thực tế của các trình biên dịch hiện đại như SABRE [8] với độ chính xác vượt trội.

5 Thiết lập Thực nghiệm và Đánh giá Kết quả (Experimental Evaluation)

5.1 Chuẩn bị dữ liệu và Thiết bị thực nghiệm (Data Preparation & Backends)

Để đảm bảo tính khách quan và khả năng so sánh khoa học, chúng tôi sử dụng bộ dữ liệu chuẩn **MQT Benchmark (MQT Bench)** [3]. Tập mạch lượng tử thực nghiệm bao gồm 8 thuật toán kinh điển đại diện cho nhiều họ tính toán lượng tử khác nhau: Trạng thái GHZ (`ghz`), Biến đổi Fourier lượng tử (`qft`), Deutsch-Jozsa (`dj`), Bernstein-Vazirani (`bv`), Thuật toán tìm kiếm Grover (`grover`), Graph State (`graphstate`), Trạng thái W (`wstate`), và Ước lượng biên độ Quantum Amplitude Estimation (`ae`). Quy mô mạch trải dài từ 2 đến 5 qubits ở mức thiết kế độc lập phần cứng (`BenchmarkLevel.INDEP`).

Về phía phần cứng, chúng tôi tiến hành đánh giá trên 6 kiến trúc QPU thực tế của IBM Quantum trải dài qua các thế hệ vi xử lý từ quy mô nhỏ đến quy mô tiện ích (utility-scale) thông qua gói `FakeProviderForBackendV2`:

- **Hệ thống 5-qubit:** `fake_belem` (tô-pô chữ T, vi xử lý Falcon r4), `fake_athens` (tô-pô đường thẳng tuyến tính, Falcon r4), `fake_manila` (tô-pô đường thẳng tuyến tính, Falcon r5).
- **Hệ thống 7-qubit:** `fake_jakarta` (tô-pô phân nhánh H-tree, Falcon r5.1).
- **Hệ thống 27-qubit:** `fake_cairo` (tô-pô lưới Heavy-Hexagon, vi xử lý Falcon r5.11).
- **Hệ thống 127-qubit:** `fake_kyoto` (kiến trúc quy mô lớn Eagle r3 Heavy-Hex).

Bộ dữ liệu chuẩn Ground Truth thu được bao gồm 880 mẫu dữ liệu đo đạc độc lập với 51 trường thông tin chi tiết. Thời gian thực thi chính xác (Ground Truth duration y_i) được xác định thông qua quy trình biên dịch hoàn chỉnh bằng Qiskit Transpiler (`optimization_level=1`) kết hợp thuật toán lập lịch xung vật lý theo thời gian thực (`scheduling_method='asap'`), từ đó đo đạc tổng số chu kỳ đồng hồ D_{clock} và suy ra thời gian thực tế: $y_i = D_{\text{clock}} \times dt$.

5.2 Độ đo đánh giá (Evaluation Metrics)

Để đánh giá toàn diện độ chính xác của mô hình ước tính thời gian thực thi, chúng tôi sử dụng các độ đo tiêu chuẩn cho bài toán hồi quy bao gồm: Hệ số xác định (R^2), Sai số bình phương trung bình (MSE), Sai số bình phương trung bình chuẩn hóa (NMSE), Sai số tuyệt đối trung bình (MAE), và Sai số phần trăm tuyệt đối trung bình (MAPE):

$$R^2 = 1 - \frac{\sum_{i=1}^{N}(y_i - \hat{y}_i)^2}{\sum_{i=1}^{N}(y_i - \bar{y})^2}, \quad \text{MSE} = \frac{1}{N}\sum_{i=1}^{N}(y_i - \hat{y}_i)^2, \quad \text{NMSE} = \frac{\text{MSE}}{\frac{1}{N}\sum_{i=1}^{N}(y_i - \bar{y})^2} \tag{12}$$

$$\text{MAE} = \frac{1}{N}\sum_{i=1}^{N}|y_i - \hat{y}_i|, \quad \text{MAPE} = \frac{100\%}{N}\sum_{i=1}^{N}\frac{|y_i - \hat{y}_i|}{y_i} \tag{13}$$

trong đó y_i là thời gian thực thi thực tế của mạch thứ i, $\hat{y}_i$ là thời gian thực thi do mô hình ước tính từ mạch cấp cao, và $\bar{y}$ là giá trị trung bình của thời gian thực thi thực tế trên tập kiểm thử gồm N mẫu. Giá trị R^2 càng tiến gần 1 và MSE, NMSE, MAE, MAPE càng tiến gần 0 chứng tỏ mô hình dự đoán càng chính xác. Bên cạnh đó, chúng tôi tính toán hệ số tương quan tuyến tính Pearson (r) và tương quan thứ bậc Spearman (ρ) để đánh giá khả năng bảo toàn thứ tự xếp hạng thời gian giữa các mạch.

Để đánh giá hiệu quả tốc độ ở câu hỏi nghiên cứu RQ2, chúng tôi đo lường **Tổng thời gian trễ để đưa ra ước tính (Total Estimation Latency - T_{est})**:

- Đối với phương pháp sau biên dịch (Post-transpilation): $T_{\text{est_post}} = T_{\text{transpile}} + T_{\text{feature_extract}} + T_{\text{model_infer}}$.
- Đối với phương pháp trước biên dịch đề xuất (Pre-transpilation): $T_{\text{est_pre}} = T_{\text{high_extract}} + T_{\text{model_infer}}$ (với $T_{\text{transpile}} = 0$).
- Hệ số tăng tốc (Speedup Factor): Speedup $= T_{\text{transpile}}/T_{\text{est_pre}}$.

5.3 Kết quả trả lời RQ1: Độ chính xác ước tính thời gian thực thi trước biên dịch

Bảng 3 trình bày kết quả đánh giá độ chính xác của các mô hình ước tính trước biên dịch đề xuất so với các phương pháp cơ sở trên toàn bộ bộ dữ liệu chuẩn 880 mạch lượng tử, đồng thời đối chiếu với các công bố gần đây của Ma và Li [1].

Từ kết quả tại Bảng 3, chúng tôi rút ra các kết luận quan trọng sau:

1. **Độ chính xác vượt trội của mô hình học máy thay thế:** Cả hai mô hình Random Forest và Gradient Boosted Trees đề xuất đều đạt độ chính xác gần như hoàn hảo với $R^2 = 0.9970$ và 0.9969, NMSE chỉ mức 0.0030 (giảm hơn 19 lần so với mức NMSE 0.057 của mô hình Graph Transformer sau biên dịch trong [1]). Trên toàn bộ 880 mẫu thử nghiệm đa dạng từ 5 đến 127 qubit, sai số tuyệt đối trung bình MAE chỉ đạt 0.33 μs (tương ứng MAPE chỉ 2.49%). Điều này khẳng định không gian đặc trưng 25 chiều mà chúng tôi xây dựng có khả năng phản ánh toàn diện mối tương quan phức tạp giữa cấu trúc mạch cấp cao và sự dãn nở cổng sau khi biên dịch.

2. **Hiệu quả của mô hình dãn nở độ sâu vật lý CLOPS-Aware NewDepth:** Khi được hiệu chuẩn nhẹ bằng thuật toán NNLS (Calibrated mode), mô hình đạt $R^2 = 0.6802$, NMSE = 0.0701 và hệ số tương quan Pearson $r = 0.8247$. Mặc dù đơn giản hơn mô hình rừng cây quyết định phi tuyến, mô hình NewDepth sở hữu ưu thế vượt trội về tính diễn giải toán học và vật lý rõ ràng: người dùng có thể thấy chính xác từng phần trăm độ trễ xuất phát từ việc thiếu kết nối vật lý (Δ_{topo}) hay do phân rã cổng đa qubit (Δ_{multi}).

Bảng 3: Kết quả so sánh độ chính xác ước tính thời gian thực thi giữa phương pháp đề xuất (Pre-transpilation) và các phương pháp cơ sở

Nhóm thực nghiệm	Phương pháp / Mô hình	Transpile?	MSE (s^2) ↓	NMSE ↓	R^2 ↑
Thực nghiệm Đề xuất (880 mạch trên 6 QPU IBM 5–127Q)	Hồi quy tuyến tính (Linear Reg.)	Không	1.70×10^{-10}	0.2531	0.7469
	Giải tích đường găng (Analytical)	Không	6.67×10^{-10}	0.9931	0.0069
	Nhận biết định tuyến (Routing-Aware)	Không	1.01×10^{-6}	1498.2	< 0
	CLOPS-Aware (Physics-Informed)	Không	3.11×10^{-7}	463.5	< 0
	CLOPS-Aware (Calibrated NNLS)	Không	4.71×10^{-11}	0.0701	0.6802
	Mô hình Đề xuất (Gradient Boosting)	**Không**	$\mathbf{2.07 \times 10^{-12}}$	**0.0031**	**0.9969**
	Mô hình Đề xuất (Random Forest)	**Không**	$\mathbf{2.03 \times 10^{-12}}$	**0.0030**	**0.9970**
Đối chiếu Công bố Ma & Li [1]	Ước tính nền tảng IBM [1]	Có	39981.699	10979.628	-10978.628
	Graph Transformer (Simulator) [1]	Có	0.081	0.057	0.943
	Graph Transformer (QPU thực) [1]	Có	0.305	0.095	0.905

3. **Hạn chế của các phương pháp tuyến tính và giải tích đơn giản:** Hồi quy tuyến tính đạt $R^2 = 0.7469$ nhưng sai số MAPE còn cao (124.37%), trong khi các mô hình giải tích thuần túy (Analytical Traverser) gặp khó khăn khi tổng quát hóa trên các chip lớn có độ thưa kết nối cao (như `fake_cairo` hay `fake_kyoto`) do không mô phỏng được hành vi tối ưu hóa định tuyến ngẫu nhiên của bộ biên dịch SABRE.

5.4 Kết quả trả lời RQ2: Đánh giá tốc độ ước tính và chi phí tính toán

Mục tiêu cốt lõi của nghiên cứu là loại bỏ nút thắt cổ chai về thời gian biên dịch (transpilation overhead). Bảng 4 trình bày chi tiết thời gian tiêu tốn (latency) của từng công đoạn tính toán khi ước tính thời gian thực thi cho một mạch lượng tử.

Bảng 4: So sánh thời gian tiêu tốn (Overhead) và hệ số tăng tốc để đưa ra ước tính thời gian thực thi cho một mạch lượng tử

Phương pháp ước tính	T_{trans} (ms)	T_{ext} (ms)	T_{inf} (ms)	Tổng T_{est} (ms)	Tăng tốc
Sau biên dịch [1]	8.220	0.500	1.360	10.080	$1.0\times$ (Gốc)
Giải tích đường găng	**0.0**	0.000	0.751	0.751	$13.4\times$
Nhận biết định tuyến	**0.0**	0.000	0.708	0.708	$14.2\times$
CLOPS-Aware NewDepth	**0.0**	0.050	0.018	**0.068**	$\mathbf{148.2}\times$
ML Surrogate Regressor	**0.0**	0.244	1.366	**1.610**	$\mathbf{6.3}\times$

Số liệu thực nghiệm tại Bảng 4 cho thấy:

- **Loại bỏ hoàn toàn thời gian biên dịch:** Trong quy trình truyền thống, bản thân bước chạy Qiskit Transpiler đã tiêu tốn trung bình 8.22 ms (với các mạch phức tạp có thể lên tới 134.40 ms). Việc dự đoán trước biên dịch giúp giảm triệt để $T_{\text{transpile}} = 0.0$ ms.

- **Tăng tốc cực hạn với mô hình CLOPS-Aware NewDepth:** Mô hình CLOPS-Aware chỉ mất trung bình 0.0685 ms (trong đó trích xuất thành phần độ sâu mất 0.050 ms và suy luận công thức chỉ mất 0.018 ms). Tốc độ này giúp tăng tốc trung bình 148.2 **lần** so với quy trình truyền thống (trên chip Belem hệ số tăng tốc ghi nhận đạt tới $184.1\times$).
- **Ưu thế vượt trội khi khảo sát đa thiết bị (Multi-backend exploration):** Xét trường hợp người dùng hoặc bộ lập lịch đám mây cần khảo sát đồng thời trên $M = 6$ máy lượng tử khác nhau:
  - Quy trình sau biên dịch buộc phải chạy lại toàn bộ bước biên dịch cho từng máy: $T_{\text{multi_post}} = M \times 10.080$ ms $= 60.48$ ms.
  - Phương pháp trước biên dịch đề xuất chỉ cần trích xuất đặc trưng mạch ϕ_{circuit} đúng **1 lần duy nhất** (0.244 ms), sau đó áp dụng song song thông số phần cứng của M máy. Đối với mô hình ML Surrogate, tổng thời gian chỉ là $0.244+6\times1.366 = 8.44$ ms (nhanh hơn $7.2\times$); còn đối với mô hình CLOPS-Aware, tổng thời gian cho cả 6 máy chỉ là $0.244 + 6 \times 0.068 = 0.652$ ms (nhanh hơn tới $92.8\times$).

5.5 Kết quả trả lời RQ3: Phân tích mức độ đóng góp của các thành phần (Ablation Study & Feature Importance)

Nhằm làm rõ nguồn gốc sức mạnh dự đoán của mô hình và xác định mức độ quan trọng của từng nhóm thông tin, chúng tôi tiến hành thực nghiệm cắt giảm (Ablation Study) bằng phương pháp 5-Fold Cross Validation trên toàn bộ 880 mạch lượng tử. Kết quả được báo cáo tại Bảng 5.

Bảng 5: Nghiên cứu cắt giảm (Ablation Study) đánh giá vai trò của các nhóm đặc trưng (5-Fold Cross Validation trên 880 mạch chuẩn)

Cấu hình mô hình thử nghiệm	MSE (s^2) ↓	NMSE ↓	R^2 ↑	MAE (μs) ↓	MAPE (%) ↓
Chỉ dùng đặc trưng mạch cấp cao (Không có máy $\mathcal{M}$)	7.73×10^{-11}	0.1150	0.8850	3.40	49.26%
Chỉ dùng đặc trưng toàn cục mạch + Thông tin máy $\mathcal{M}$	2.01×10^{-12}	0.0030	0.9970	0.39	3.68%
Chỉ dùng đặc trưng cấu trúc đồ thị mạch + Thông tin máy $\mathcal{M}$	2.10×10^{-12}	0.0031	0.9969	0.40	3.86%
Mô hình đầy đủ không anchor (Circuit + Hardware + Interact)	1.97×10^{-12}	0.0029	0.9971	0.40	3.89%
Mô hình đầy đủ đề xuất (Full Model có Anchor giải tích)	$\mathbf{1.98 \times 10^{-12}}$	**0.0029**	**0.9971**	**0.33**	**2.48%**

Kết quả phân tích Bảng 5 và phân tích độ quan trọng đặc trưng (Gini Feature Importance / SHAP values) chỉ ra rằng:

1. **Vai trò quyết định của thông tin phần cứng $\mathcal{M}$:** Khi lược bỏ toàn bộ thông tin phần cứng và chỉ dùng đặc trưng mạch cấp cao, sai số MAPE tăng vọt từ 2.48% lên 49.26%, và R^2 sụt giảm xuống 0.8850. Điều này chứng minh rõ ràng rằng thời gian thực thi của một mạch lượng tử không thể xác định nếu không xét đến kiến trúc kết nối và tốc độ xung của chip vật lý mục tiêu.
2. **Cổng đa qubit (n_{multi}) là yếu tố chi phối lớn nhất:** Phân tích độ quan trọng của các biến cho thấy đặc trưng `circ_multi_q_gates_pre` chiếm tới 87.56% trọng số ảnh hưởng của mô hình Random Forest. Nguyên nhân sâu xa là các cổng logic 3-qubit trở lên (như Toffoli trong Grover hay Deutsch-Jozsa) khi biên dịch xuống tập cổng cơ

sở sẽ bị phân rã thành hàng chục cổng CX và nhiều cổng $SWAP$, làm độ sâu mạch tăng vọt theo cấp số nhân.

3. **Đóng góp của thông số phần cứng và giá trị neo giải tích:** Giá trị neo giải tích `pred_analytical_sec` đóng góp 3.65% tầm quan trọng, giúp kéo sai số MAE từ 0.40 μs xuống 0.33 μs và MAPE từ 3.89% xuống 2.48%. Về phía phần cứng, thời lượng xung 2-qubit (`hw_avg_2q_duration_sec`: 3.40%) cùng các chỉ số tô-pô như khoảng cách đường đi ngắn nhất (`hw_avg_shortest_path`: 1.33%) và đường kính chip (`hw_graph_diameter`: 0.82%) đóng vai trò then chốt trong việc điều chỉnh tỷ lệ co giãn thời gian thực thi giữa các họ kiến trúc máy khác nhau.

6 Thảo luận và Các đe dọa đến tính hợp lệ (Discussion & Threats to Validity)

6.1 Ứng dụng thực tiễn trong lập lịch đám mây và định tuyến thiết bị

Khả năng ước tính thời gian thực thi ngay ở tầng thiết kế cấp cao mà không cần biên dịch mở ra nhiều ứng dụng quan trọng:

- **Tối ưu hóa lựa chọn Backend tức thì:** Người dùng có thể kiểm tra nhanh thời gian và chi phí dự kiến của thuật toán mình vừa viết trên hàng chục QPU khác nhau của IBM, Rigetti hay Amazon Braket chỉ trong vài mili-giây trước khi quyết định biên dịch chính thức cho một máy duy nhất.

- **Lập lịch đám mây thông minh (Cloud Job Scheduling):** Nhà cung cấp dịch vụ đám mây lượng tử có thể tích hợp mô hình nhẹ này ngay tại cổng tiếp nhận tác vụ (Job Queue Gateway) để ước lượng chính xác thời gian chiếm dụng QPU, từ đó sắp xếp độ ưu tiên hàng đợi và phân bổ tài nguyên hợp lý hơn so với việc chỉ dùng ngưỡng thời gian xấu nhất (worst-case bound).

6.2 Các đe dọa đến tính hợp lệ (Threats to Validity)

- **Tính hợp lệ nội tại (Internal Validity):** Quá trình biên dịch trong các SDK như Qiskit có sử dụng các thuật toán định tuyến ngẫu nhiên (như SABRE heuristic với các hạt giống ngẫu nhiên khác nhau) và các mức độ tối ưu hóa (`optimization_level` từ 0 đến 3). Sự biến thiên của bộ biên dịch có thể làm thời gian thực thi thực tế dao động nhẹ đối với cùng một mạch đầu vào cấp cao. Để giảm thiểu yếu tố này, chúng tôi cố định mức cấu hình biên dịch tiêu chuẩn khi thu thập nhãn thời gian thực thi và lấy trung bình qua nhiều lần đo lặp lại.

- **Tính hợp lệ ngoại tại (External Validity):** Thực nghiệm của chúng tôi hiện tập trung vào các mạch trong bộ dữ liệu MQT Bench và các thiết bị dựa trên công nghệ qubit siêu dẫn của IBM Quantum. Đối với các kiến trúc phần cứng khác như bẫy ion (Trapped-Ion) hay nguyên tử trung hòa (Neutral Atoms) có đặc tính kết nối toàn cục (all-to-all) và thời gian cổng khác biệt lớn, mô hình sẽ cần được tinh chỉnh (fine-tune) lại với thông số phần cứng tương ứng.

- **Tính hợp lệ cấu trúc (Construct Validity):** Thông số hiệu chuẩn của máy lượng tử thực tế (như thời gian đọc, tỷ lệ lỗi, trạng thái nhiễu) có thể thay đổi theo từng ngày (daily calibration drift). Do đó, việc đưa trực tiếp các thông số hiệu chuẩn động của máy $\mathcal{M}$ vào đầu vào mô hình giúp giải thuật thích nghi tốt hơn so với các mô hình cố định phần cứng.

7 Kết luận (Conclusion)

Trong bài báo này, chúng tôi đã đề xuất một kỹ thuật mới nhằm ước tính thời gian thực thi của mạch lượng tử dựa trực tiếp vào thông tin mạch đầu vào ở lớp thiết kế cấp cao và thông tin đặc trưng của máy lượng tử mục tiêu mà hoàn toàn không cần thực hiện bước biên dịch (transpilation). Bằng cách khai thác đồng thời các đặc trưng toàn cục, cấu trúc tương tác của mạch cấp cao và các thông số tô-pô, thời gian xung của phần cứng lượng tử, phương pháp của chúng tôi giải quyết triệt để nút thắt cổ chai về thời gian biên dịch của các phương pháp trước đây. Kết quả thực nghiệm cho thấy mô hình không chỉ đạt độ chính xác cao trong việc dự đoán thời gian chạy trên cả trình mô phỏng và máy lượng tử thực tế mà còn giảm thiểu đáng kể chi phí thời gian tính toán để đưa ra dự đoán. Trong tương lai, chúng tôi dự kiến mở rộng mô hình cho nhiều nền tảng phần cứng lượng tử đa dạng hơn (như IonQ, Rigetti) và kết hợp bài toán ước tính thời gian thực thi với ước tính độ trung thực (fidelity) để xây dựng hệ thống khuyến nghị phần cứng lượng tử đa mục tiêu hoàn toàn tự động.

Lời cảm ơn (Acknowledgment)

Nghiên cứu này được thực hiện trong khuôn khổ đề tài nghiên cứu tối ưu hóa tài nguyên và quản lý điều phối điện toán lượng tử. Các tác giả xin gửi lời cảm ơn đến IBM Quantum vì đã cung cấp quyền truy cập vào các tài nguyên máy tính lượng tử phục vụ cho quá trình thực nghiệm.

Tài liệu

[1] Ning Ma and Heng Li. 2025. Understanding and Estimating the Execution Time of Quantum Circuits. *ACM Transactions on Software Engineering and Methodology (TOSEM)* (November 2025). arXiv:2411.15631v2.

[2] Ali Javadi-Abhari, Matthew Treinish, Kevin Krsulich, Christopher J. Wood, Jake Lishman, Julien Gacon, Simon Martiel, Paul D. Nation, Lev S. Bishop, Andrew W. Cross, et al. 2024. Quantum computing with Qiskit. *arXiv preprint arXiv:2405.08810* (2024).

[3] Nils Quetschlich, Lukas Burgholzer, and Robert Wille. 2023. MQT Bench: Benchmarking Software and Design Automation Tools for Quantum Computing. *Quantum* 7 (July 2023), 1062.

[4] Nils Quetschlich, Lukas Burgholzer, and Robert Wille. 2023. MQT Predictor: Automatic Device Selection with Device-Specific Circuit Compilation for Quantum Computing. *arXiv preprint arXiv:2310.06889* (2023).

[5] Nils Quetschlich, Lukas Burgholzer, and Robert Wille. 2023. Predicting good quantum circuit compilation options. In *2023 IEEE International Conference on Quantum Software (QSW)*. IEEE, 43–53.

[6] Nils Quetschlich, Mathias Soeken, Prakash Murali, and Robert Wille. 2024. Utilizing Resource Estimation for the Development of Quantum Computing Applications. *arXiv preprint arXiv:2402.12434* (2024).

[7] Teague Tomesh, Pranav Gokhale, Victory Omole, Gokul Subramanian Ravi, Kaitlin N. Smith, Joshua Viszlai, Xin-Chuan Wu, Nikos Hardavellas, Margaret R. Martonosi, and Frederic T. Chong. 2022. SupermarQ: A scalable quantum benchmark suite. In *2022*

IEEE International Symposium on High-Performance Computer Architecture (HPCA). IEEE, 587–603.

[8] Gushu Li, Yufei Ding, and Yuan Xie. 2019. Tackling the qubit mapping problem for NISQ-era quantum devices. In *Proceedings of the Twenty-Fourth International Conference on Architectural Support for Programming Languages and Operating Systems (ASPLOS)*. 1001–1014.

[9] Seyon Sivarajah, Silas Dilkes, Alexander Cowtan, Will Simmons, Alec Edgington, and Ross Duncan. 2020. t|ket⟩: a retargetable compiler for NISQ devices. *Quantum Science and Technology* 6, 1 (2020), 014003.

[10] Hanrui Wang, Pengyu Liu, Jinglei Cheng, Zhiding Liang, Jiaqi Gu, Zirui Li, Yongshan Ding, Weiwen Jiang, Yiyu Shi, Xuehai Qian, et al. 2022. Quest: Graph transformer for quantum circuit reliability estimation. *arXiv preprint arXiv:2210.16724* (2022).

[11] Avi Vadali, Rutuja Kshirsagar, Prasanth Shyamsundar, and Gabriel N. Perdue. 2024. Quantum circuit fidelity estimation using machine learning. *Quantum Machine Intelligence* 6, 1 (2024), 1.

[12] Michael E. Beverland, Prakash Murali, Matthias Troyer, Krysta M. Svore, Torsten Hoefler, Vadym Kliuchnikov, Guang Hao Low, Mathias Soeken, Aarthi Sundaram, and Alexander Vaschillo. 2022. Assessing requirements to scale to practical quantum advantage. *arXiv preprint arXiv:2211.07629* (2022).

[13] Martin Suchara, John Kubiatowicz, Arvin Faruque, Frederic T. Chong, Ching-Yi Lai, and Gerardo Paz. 2013. QuRE: The Quantum Resource Estimator toolbox. In *2013 IEEE 31st International Conference on Computer Design (ICCD)*. 419–426.

[14] András Gilyén and Alexander Poremba. 2022. Improved quantum algorithms for fidelity estimation. *arXiv preprint arXiv:2203.15993* (2022).

[15] Han-Sen Zhong, Hui Wang, Yu-Hao Deng, Ming-Cheng Chen, Li-Chao Peng, Yi-Han Luo, Jian Qin, Dian Wu, Xing Ding, Yi Hu, et al. 2020. Quantum computational advantage using photons. *Science* 370, 6523 (2020), 1460–1463.

[16] Ling Huang, Jinzhu Jia, Bin Yu, Byung-Gon Chun, Petros Maniatis, and Mayur Naik. 2010. Predicting execution time of computer programs using sparse polynomial regression. *Advances in Neural Information Processing Systems (NeurIPS)* 23 (2010).

[17] Yongin Kwon, Sangmin Lee, Hayoon Yi, Donghyun Kwon, Seungjun Yang, Byung-gon Chun, Ling Huang, Petros Maniatis, Mayur Naik, and Yunheung Paek. 2014. Mantis: Efficient predictions of execution time, energy usage, memory usage and network usage on smart mobile devices. *IEEE Transactions on Mobile Computing* 14, 10 (2014), 2059–2072.

[18] Fanqi Meng, Xiaohong Su, and Zhaoyang Qu. 2016. Nonlinear approach for estimating WCET during programming phase. *Cluster Computing* 19, 3 (2016), 1449–1459.

[19] Jan Bielecki and Michał Śmiałek. 2023. Estimation of execution time for computing tasks. *Cluster Computing* 26, 6 (2023), 3943–3956.

[20] William K. Wootters and Wojciech H. Zurek. 1982. A single quantum cannot be cloned. *Nature* 299, 5886 (1982), 802–803.