


# FACHPRAKTISCHE ÜBUNG

## MIKROCOMPUTER-TECHNIK



**16-K-RAM/EPROM**

**BFZ/MFA 3.2.**



---

Diese Übung ist Bestandteil eines Mediensystems, das im Rahmen eines vom Bundesminister für Bildung und Wissenschaft, vom Bundesminister für Forschung und Technologie sowie der Bundesanstalt für Arbeit geförderten Modellversuches zum Einsatz der "Mikrocomputer-Technik in der Facharbeiterausbildung" vom BFZ-Essen e.V. entwickelt wurde.

---

)

)

)

)

---

16-K-RAM/EEPROM

---

## 1. Einleitung

Um die Anzahl der Speicherbaugruppen in einem Mikrocomputer-System möglichst klein zu halten, werden besonders für Anwendungen mit umfangreichen Programmen Speicherbaugruppen mit höherer Speicherkapazität benötigt. Die in dieser Übung beschriebene 16-K-RAM/EEPROM-Speicherbaugruppe kann mit maximal 8 Speicherbausteinen zu je 2K-Byte Speicherkapazität bestückt werden. Die Bausteine können sowohl RAM- als auch EEPROM-Speicher sein. Eine gemischte Bestückung ist ebenfalls möglich. Zusätzlich ist die Baugruppe mit einem 2-K-Urladerspeicher bestückbar, mit dessen Hilfe sich das Betriebssystem für den Mikrocomputer von einem Massenspeicher (Floppy-Disk) in den RAM-Speicher laden läßt.

### 1.1. Hinweise zur Urladereinrichtung

Die Urlader-Einrichtung ist eine Erweiterung der 16-K-RAM/EEPROM-Baugruppe und auf dem Layout der Leiterplatte bereits vorbereitet. Bild 1 zeigt den Stromlaufplan der Baugruppe ohne, Bild 7 mit Urladereinrichtung.

Die Urlader-Einrichtung wird immer dann erforderlich, wenn der Systemspeicher des Mikrocomputers ab der Adresse 0000 mit Schreib-Lese-Speicher ausgerüstet werden soll. Da der Mikroprozessor nach einem System-Start oder einem RESET unter der Adresse 0000 den ersten auszuführenden Befehl erwartet, muß zunächst ab dieser Adresse ein ROM eingeblendet werden. Dieses ROM bezeichnet man als Urlader-ROM, weil darin üblicherweise ein Programm abgelegt wird, welches das eigentliche Verarbeitungsprogramm, z.B. von einem Massenspeicher (Floppy Disk), in den Systemspeicher des Mikrocomputers laden soll. Nach Beendigung dieses Ladevorgangs wird der Prozessor durch einen Sprungbefehl veranlaßt, zum geladenen Verarbeitungsprogramm zu verzweigen. Nach Ausführung des Sprungbefehls wird das Urlader-ROM abgeschaltet.

Eine detaillierte Beschreibung der Urladereinrichtung mit Anwendungsbeispielen erfolgt in Verbindung mit der Floppy-Disk-Controller-Baugruppe.

## 2. Stromlaufplan

Bild 1 zeigt den Stromlaufplan der Baugruppe. Sie sollten diesen Plan bei allen folgenden Erklärungen mitbenutzen.

16-K-RAM/EPROM




Bild 1: Stromlaufplan 16-K-RAM/EPROM

## 16-K-RAM/EPROM


## 3. Funktionsbeschreibung

Die folgende Funktionsbeschreibung beschränkt sich auf die Verwendung der Speicherbaugruppe ohne Umladerspeicher.

## 3.1. Baugruppenauswahl

Bei dieser Speicherbaugruppe wurde eine Volldecodierung angewendet, bei der alle 16 Adreßleitungen an der Decodierung der Baugruppe bzw. der Speicherbausteine beteiligt sind. Die zusätzlichen Anschlüsse für A16 und A17 sind für spätere Anwendungen vorgesehen.

Die Baugruppenauswahl erfolgt über die Adreßleitungen A14 und A15, mit denen sich 4 Baugruppen zu je 16K-Byte Speicherkapazität adressieren lassen. Bild 2 zeigt den 4-Bit-Komparator 74 LS 85, der dieser Baugruppenauswahl dient.



**Bild 2: Die Auswahl von 16K-Speicherbaugruppen**

Mit Hilfe der entsprechend bezeichneten Lötbrücken A14 und A15 läßt sich der Adreßbereich einstellen, in dem die Speicherkarte arbeiten soll.

## 16-K-RAM/EPROM

## 3.2. Bausteinauswahl

Der 1-aus-8-Decoder 74 LS 138 (Bild 1) dient zur Auswahl der Speicherbausteine. Er decodiert die Adreßsignale A11...A13. Sein Enable-Eingang (EN) wird vom Freigabesignal des 4-Bit-Komparators 74 LS 85 aktiviert.

Sobald der Mikrocomputer eine Adresse auf den Adreßbus gibt, die im Adreßbereich der Speicherbaugruppe liegt, steht das  $\overline{CS}$ -Signal unmittelbar am ausgewählten Speicherbaustein an.

## 3.3. Schreib-Lese-Steuerung

Mit Hilfe der Speicher-Steuereingänge  $\overline{CS}$ ,  $\overline{WE}$  und  $\overline{OE}$  (Bild 1) werden die Speicher gelesen (EPROM) oder gelesen und beschrieben (RAM) oder gesperrt. Die hierzu an den Steuereingängen erforderlichen Pegel können Sie der Tabelle in Bild 3 entnehmen. Von den fünf dargestellten Signalkombinationen kommen im MFA-MC-System nur die Kombinationen 2, 3 und 5 vor.

Kombi. Nr.	$\overline{CS}$ (18)	$\overline{OE}$ (20)	$\overline{WE}$ $\overline{VPP}$ <sup>2</sup> (21)	Funktion RAM	Funktion EPROM
1	L	L	L	WRITE	Baustein gesperrt) <sup>1</sup>
2	L	L	H	READ	READ
3	L	H	L	WRITE	Baustein gesperrt) <sup>1</sup>
4	L	H	H	Baustein gesperrt) <sup>1</sup>	Baustein gesperrt) <sup>1</sup>
5	H	X	X	Baustein gesperrt) <sup>1</sup>	Baustein gesperrt) <sup>1</sup>

<sup>1</sup> Datenausgänge der Speicherbausteine hochohmig

<sup>2</sup>  $\overline{WE}$  - RAM

$\overline{VPP}$  - EPROM

Bild 3: Funktion der Steuereingänge der Speicherbausteine

## Bedeutung der Anschlußbezeichnungen:

$\overline{CS}$ : Chip-Select = Bausteinauswahl, low-aktiver Steuereingang. Ein H-Signal an diesem Eingang bewirkt, daß die Datenanschlüsse des Speicherbausteins hochohmig werden.

$\overline{OE}$ : Output-Enable = Datenausgangsfreigabe, low-aktiver Steuereingang. Ein H-Signal an diesem Eingang verhindert ein "Lesen" der gespeicherten Daten.

$\overline{WE}$ : Write-Enable = Schreibfreigabe, low-aktiver Steuereingang.

## 16-K-RAM/EPROM

## 3.3.1. Die Steuerung des Schreibvorgangs

Bild 4 zeigt den Schaltungsteil, der für die Steuerung des Schreibvorgangs verantwortlich ist. Zum Einschreiben von Daten in die Speicherbausteine ist entsprechend Bild 3 die Signalkombination Nr. 3 erforderlich. Das  $\overline{CS}$ -Signal liefert der Adreßdecoder.




Bild 4: Die Steuerung des Schreibvorgangs

Führt  $\overline{MEMW}$  L-Pegel, so tritt nach dem Inverter IC3.1 ein H-Pegel auf. Dieser H-Pegel gelangt an die  $\overline{OE}$ -Eingänge (Output Enable) der Speicherbausteine, wodurch ihre Datenanschlüsse intern auf "Einschreiben in den Speicher" geschaltet werden. Nach außen hin wirken sie dadurch hochohmig. Die UND-Verknüpfung des invertierten  $\overline{MEMW}$ -Signals mit dem Freigabesignal der Baugruppenauswahl durch IC3.3 erzeugt einen L-Pegel an den  $\overline{WE}$ -Eingängen (Write Enable) der Speicherbausteine. L-Pegel an diesem Eingang eines RAM-Bausteins ermöglicht das Einschreiben von Daten in den Speicher.

## 16-K-RAM/EPROM

## 3.3.2. Die Steuerung des Lesevorgangs

Soll der Inhalt einer Speicherzeile gelesen werden, so müssen die Pegel der drei Steuereingänge lt. Bild 3 der Signalkombination Nr. 2 ( $\overline{CS} = L$ ,  $\overline{OE} = L$ ,  $\overline{WE} = H$ ) entsprechen. Dieser Signalzustand ist in Bild 5 eingetragen.

Das  $\overline{CS}$ -Signal wird vom Adreßdecoder erzeugt. Führt zusätzlich das Steuersignal  $\overline{MEMR}$  L-Pegel, so hat  $\overline{MEMW}$  einen H-Pegel, weil der Zustand  $\overline{MEMW} = \overline{MEMR} = L$  bei normalem Betrieb nicht vorkommt.




Bild 5: Die Steuerung des Lesevorgangs

## 3.4. Die Steuerung der Datenflußrichtung

Der Datenbustreiber 74 LS 245 (Bild 6) besitzt die beiden Steuereingänge DIR und  $\overline{EN}$ . Ein H-Pegel am  $\overline{EN}$ -Eingang (Enable = ermöglichen) schaltet die Datenleitungen auf beiden Seiten des Treiberbausteines in den hochohmigen Zustand (Tristate). Ein L-Pegel gibt den Datenfluß in einer der beiden möglichen Richtungen frei. Diese Datenflußrichtung wird mit dem Steuersignal  $\overline{MEMW}$  über den Steuereingang DIR (Direction = Richtung) bestimmt. Bei einem Schreibvorgang ( $\overline{MEMW} = L$ ) liegt am DIR-Eingang ein H-Pegel an und die Daten gelangen vom System-Bus in den Speicher. Bei einem Lesevorgang liegt am DIR-Eingang L-Pegel an, und die Daten gelangen vom Speicher zum System-Bus.



16-K-RAM/EPROM

Die Freigabe des Datentransportes erfolgt allerdings nur dann, wenn...

1. die Baugruppe freigegeben ist, d.h. eine für die Baugruppe gültige Adresse auf dem Adreßbus ansteht und
2. entweder das Steuersignal  $\overline{\text{MEMW}}$  oder  $\overline{\text{MEMR}}$  L-Pegel führt.




Bild 6: Die Steuerung der Datenflußrichtung

16-K-RAM/EPROM





Bild 7: Stromlaufplan der 16-K-RAM/EPROM-Baugruppe mit Urlader-Einrichtung

## Flußdiagramm für den Arbeitsablauf



## 16-K-RAM/EPROM

Stckz.	Benennung/Daten	Bemerkung
1	Leiterplatte, ca. 110 x 170 mm Mat.:Epoxid-Glashartgewebe(Hgw 2372)	doppelseitig Cu-kaschiert (35 µm) und mit Fotolack beschichtet
je 1	Filmvorlage BFZ/MFA 3.2.L und 3.2.B zum Belichten der Leiterplatte	je nach Ätzverfahren Positiv- oder Negativ-Film
1	Frontplatte, Teilung L-C 05, Alu, 2mm dick, Breite: 25,1 mm	z.B. Intermas Nr. 409-017 665
1	Griff komplett mit Abdeckung T 03	z.B. Intermas Nr. 409-017 927
1	Frontverbinder 1,6 FEE	z.B. Intermas Nr. 409-024 830
1	Messerleiste 64polig, DIN 41 612	z.B. Erni STV-P-364 a/c Nr. 9722.333.401
1	Zylinderschraube M2,5x8 DIN 84	
2	Zylinderschraube M2,5x10 DIN 84	
3	Zylinderschraube M2,5x12 DIN 84	
2	Zylinderschraube mit Schaft B2,5x10/5 DIN 84	
5	Federscheibe A2,7 DIN 137	
1	Federring B2,5 DIN 127	
4	Sechskantmutter M2,5 DIN 439	
2	Schraubensicherung, Kunststoff	z.B. Intermas Nr. 409-026 748
8	Kondensator 10 nF	Keramik
3	Tantal-Elko 4,7 µF/25 V oder 35 V	Tropfenform
1	IC-Fassung, 14polig, DIL	} siehe Anmerkung auf der nächsten Seite
2	IC-Fassung, 16polig, DIL	
3	IC-Fassung, 20polig, DIL	
8	IC-Fassung, 24polig, DIL	
1	IC 74 LS 138, 3-Bit-Binärdecoder	

## 16-K-RAM/EPROM

Stckz.	Benennung/Daten	Bemerkung
2	IC 74 LS 244, Bus-Leitungstreiber	Tristate
1	IC 74 LS 245, Bus-Leitungstreiber	Tristate
1	IC 74 LS 00, vier NAND mit je 2 Eing.	
1	IC 74 LS 85, 4-Bit-Vergleicher	
8	RAM-Baustein, 2K x 8-Bit, statisch mind. 350 ns, pinkompatibel mit 2716 z.B. 6116P-3, 8725 P	entfällt für EPROM-Baugruppe
8	EPROM-Baustein, 2K x 8-Bit, mind. 350 ns, INTEL-kompatibel, z.B. 2716	entfällt für RAM-Baugruppe

## Anmerkung:

Je nach Ausführung der geätzten Leiterplatte müssen unterschiedliche IC-Fassungen bereitgestellt werden:

Wenn die Leiterplatte galvanisch durchkontaktiert ist, können Sie gewöhnliche IC-Fassungen verwenden.

Bei nicht durchkontaktierten Leiterplatten müssen IC-Fassungen eingesetzt werden, die auch von der Bestückungsseite her verlötbar sind. Hierzu eignen sich sehr gut die sogenannten "Carrier-IC-Fassungen", die aus zusammengesetzten Einzelkontakten bestehen. Falls Sie die als Meterware erhältlichen Kontaktstreifen verwenden, benötigen Sie davon 930 mm.

Zur Inbetriebnahme der Baugruppe "16-K-RAM/EPROM" benötigen Sie zusätzlich:

Stckz.	Benennung/Daten	Bemerkung
1	Baugruppenträger mit Busverdrahtung BFZ/MFA 0.1.	Alle Baugruppen komplett aufgebaut und geprüft
1	Bus-Abschluß BFZ/MFA 0.2.	
1	Trafo-Einschub BFZ/MFA 1.1.	
1	Spannungsregelung BFZ/MFA 1.2.	
1	Bus-Signalgeber BFZ/MFA 1.2.	
1	Bus-Signalanzeige BFZ/MFA 5.2.	
1	Adapterkarte 64polig BFZ/MFA 5.3.	

---

16-K-RAM/EPROM

---

In dieser Übung werden Sie den zum Mikrocomputer-Baugruppensystem gehörenden Einschub "16-K-RAM/EPROM" aufbauen und in Betrieb nehmen. Falls Sie bereits einen zusammengebauten Einschub erhalten haben, besteht Ihre Aufgabe darin, ihn zu überprüfen und in Betrieb zu nehmen.

**1**

Entscheiden Sie nun, wie Sie vorgehen.

Aufbau nach Arbeitsunterlagen

→ **A1**

Überprüfen des fertigen Einschubs und  
Inbetriebnahme

→ **A4**

---

In den folgenden Arbeitsschritten wird die Baugruppe "16-K-RAM/-EPROM" in Betrieb genommen und ihre Funktion geprüft.

**2**

Dazu benötigen Sie:

- 1 Baugruppenträger mit Busverdrahtung BFZ/MFA 0.1.
- 1 Bus-Abschluß BFZ/MFA 0.2.
- 1 Trafo-Einschub BFZ/MFA 1.1.
- 1 Spannungsregelung BFZ/MFA 1.2.
- 1 Bus-Signalgeber BFZ/MFA 5.1.
- 1 Bus-Signalanzeige BFZ/MFA 5.2.
- 1 Adapterkarte 64polig BFZ/MFA 5.3.

Alle aufgeführten Teile komplett aufgebaut und geprüft.

Darüberhinaus sollten Sie den Stromlaufplan und den Bestückungsplan der Übung "16-K-RAM/EPROM" bereithalten.

Alle zur Inbetriebnahme der Baugruppe vorgegebenen Arbeitsblätter enthalten:

- Angaben über den Sinn der jeweiligen Messung
- Aufgabenstellungen, ggf. mit Hinweisen zu möglichen Fehlern

Wenn Sie bei der Lösung der Aufgaben Schwierigkeiten haben, sollten Sie das entsprechende Kapitel der Funktionsbeschreibung noch einmal durcharbeiten.

→ **A5**

Name: \_\_\_\_\_

16-K-RAM/EPROM

Datum: \_\_\_\_\_


Für die Baugruppe "16-K-RAM/EPROM" muß eine zweiseitig-kupferkaschierte Leiterplatte geätzt werden. Stellen Sie die Leiterplatte in folgenden Arbeitsschritten her:

**A1.1**

1. Belichten nach Filmvorlagen BFZ/MFA 3.2.L und 3.2.B
2. Entwickeln
3. Ätzen und Fotolack entfernen
4. Auf Maß (100x160 mm) zuschneiden

Material: Epoxid-Glashartgewebe 1,5 dick (Hgw 2372)

Bohren Sie die Leiterplatte nach dem folgenden Bohrplan. Anschließend sind beide Seiten zu reinigen und mit Lötlack zu besprühen.

**Bohrplan (Leiterbahnseite)**

Alle nicht bemaßten Bohrungen  $\phi 0,8$  mm

Benötigte Bohrer: 0,8 - 0,9 - 2,7 mm




16-K-RAM/EPROM

Name: \_\_\_\_\_

Datum: \_\_\_\_\_

Die folgende Abbildung zeigt das Layout der Bestückungsseite der  
Leiterplatte BFZ/MFA 3.2.

**A1.2**→ **A2**




16-K-RAM/EPROM

Name: \_\_\_\_\_

Datum: \_\_\_\_\_

Bestücken Sie die Leiterplatte mit Hilfe des Bestückungsplans, der Stückliste und der Bauteilliste. Vorher sollten Sie alle Leiterbahnen möglichst mit einer Lupe nach Rissen und Kurzschlüssen (Ätzfehler, Bohrgrat) untersuchen und Fehler entsprechend beseitigen.

**A2.1****Bestückungsplan Leiterplatte**

Die Lötbrücken 1-2, 3-4 und 5-6 (Pos. 7) sind zu schließen!



16-K-RAM/EPROM

Name:

Datum:

Stückliste und Bauteilliste der Leiterplatte

A2.2

Pos.	Stckz.	Benennung/Daten	Bemerkung
1	1	Leiterplatte BFZ/MFA 3.2.	fertig gebohrt
2	8	IC-Fassung 24polig	} siehe Anmerkung
3	3	IC-Fassung 20polig	
4	2	IC-Fassung 16polig	
5	1	IC-Fassung 14polig	
6	77	Durchkontaktierung, hergestellt aus Schaltdraht 0,5 mm CuAg	nur erforderlich bei nicht galvanisch durchkontaktierter Leiterplatte
7	11	Lötbrücke	
8	8	Lötbrücke	nur für den Einsatz der Baugruppe mit Urladespeicher

Kennz.	Benennung/Daten	Bemerkung
C1...C3	Tantal-Kondensator 4,7 uF/35 V	
C4...C11	Keramik-Kondensator 10 nF	
IC1, IC2	Acht Bus-Treiber 74 LS 244	
IC3	Vier NAND 74 LS 00	
IC4	Acht Bus-Treiber 74 LS 245	bidirektional
IC5	4-Bit-Vergleicher 74 LS 85	
IC6	3-Bit-Binärdecoder 74 LS 138	
IC7...IC14	RAM-Baustein, 2K x 8-Bit, 6116P-3	entfällt für EPROM-Baugruppe
IC7...IC14	EPROM-Baustein, 2K x 8-Bit, 2716	entfällt für RAM-Baugruppe

Anmerkung:  
Alle ICs werden auf Fassungen gesteckt, die je nach Ausführung der geätzten Leiterplatte unterschiedlicher Bauart sind. Wenn die Leiterplatte galvanisch durchkontaktiert ist, werden gewöhnliche IC-Fassungen verwendet. Bei nicht durchkontaktierten Leiterplatten müssen IC-Fassungen eingesetzt werden, die auch von der Bestückungsseite her verlötbar sind. Hierzu verwenden Sie entweder "Carrier-IC-Fassungen", die aus zusammengesetzten Einzelkontakten bestehen oder die als Meterware erhältlichen Kontaktfederstreifen.


16-K-RAM/EPROM

Name: \_\_\_\_\_

Datum: \_\_\_\_\_

Bauen Sie den Einschub nach der folgenden Zeichnung und Stück-  
liste zusammen.

A3



Stückliste für den Zusammenbau

Pos.	Stckz.	Benennung/Daten	Bemerkung
1	1	Leiterplatte BFZ/MFA 3.2.	komplett bestückt
2	1	Griff komplett	
3	1	Frontplatte	
4	1	Frontverbinder	
5	1	Messerleiste 64polig, DIN 41612	
6	1	Zylinderschraube M2,5x8 DIN 84	
7	1	Federring B2,5 DIN 127	
8	3	Zylinderschraube M2,5x12 DIN 84	
9	5	Federscheibe A2,7 DIN 137	
10	4	Sechskantmutter M2,5 DIN 439	
11	2	Zylinderschraube M2,5x10 DIN 84	
12	2	Zylinderschraube mit Schaft, BM2,5x10/5 DIN 84	
13	2	Schraubensicherung, Kunststoff	

→ A4

16-K-RAM/EPROM

Name: \_\_\_\_\_

Datum: \_\_\_\_\_

## Sichtkontrolle

**A4**

Führen Sie eine Sichtkontrolle des fertigen Einschubs durch. Dazu sollten Sie den Stromlauf- und Bestückungsplan bereitlegen. Beheben Sie erkannte Fehler und Mängel.

## Lötstellen

Sind auf der mit "L" bezeichneten Seite der Karte (Leiterbahnseite, Lötseite) alle Bauteilanschlüsse sachgemäß angelötet?

Achten Sie bei den Lötstellen besonders auf Kurzschlüsse, die bei der Enge der Leiterbahnen leicht durch das Auftragen einer zu großen Menge von Lötzinn oder durch Lötzinnspritzen und -perlen entstehen können.

Bei galvanisch nicht durchkontaktierten Leiterplatten müssen auch Lötstellen auf der mit "B" bezeichneten Kartenseite (Bauteilseite, Bestückungsseite) überprüft werden. Dort müssen alle Bauteilanschlüsse, an die eine Leiterbahn führt, verlötet sein. Außerdem müssen bei nicht durchkontaktierten Leiterplatten alle im Bestückungsplan mit "x" bezeichneten Bohrungen durch Einsetzen von Drahtstücken durchkontaktiert sein.

## Bestückung

- Sind die Elkos richtig gepolt?
- Sind alle ICs richtig eingesteckt?
- Sind die Brücken 1-2, 3-4 und 5-6 geschlossen?

## Gesamtaufbau

Kontrollieren Sie auch die Montage der Frontplatte.

16-K-RAM/EPROM

Name:

Datum:

A5.1

Prüfen der Betriebsspannung für die ICs

Zuerst muß die Betriebsspannung für die ICs an den entsprechenden IC-Stiften gemessen werden. Gehen Sie hierzu folgendermaßen vor:

- Baugruppe über Adapter am System-Bus
- Außer Netzgerät keine andere Baugruppe eingeschoben
- Betriebsspannung eingeschaltet
- Suchen Sie sich aus dem Stromlaufplan die entsprechenden IC-Stifte heraus; tragen Sie IC-Typ, Stift-Nummern und die dort gemessenen Spannungen in die Tabelle ein.

	IC1	IC2	IC3	IC4	IC5	IC6
Typ	74LS244					
+U <sub>B</sub> -Pin	20					
0V-Pin	10					
U <sub>B</sub>	5V					

	IC7	IC8	IC9	IC10	IC11	IC12	IC13	IC14
Typ								
+U <sub>B</sub> -Pin								
0V-Pin								
U <sub>B</sub>								



16-K-RAM/EPROM


Name: \_\_\_\_\_

Datum: \_\_\_\_\_

Prüfen der Baugruppenfreigabe

A5.2

Die Baugruppe soll während der Prüfarbeiten im Adreßbereich 4000-7FFF angesprochen werden. Verbinden Sie dazu, wie dargestellt, die Lötunkte A15, A16 und A17 mit L- und Lötunkt A14 mit H-Pegel.



Überprüfen Sie den Pegel am Meßpunkt MP1 (Stift 6 von IC5) für verschiedene beliebige Adreßsignale. Diese Adreßsignale können Sie mit dem Bus-Signalgeber erzeugen, sie müssen nur jeweils innerhalb der angegebenen Grenzen der vier 16-K-Blöcke liegen. Tragen Sie die Ergebnisse in die Tabelle ein.

16-K-Speicher- block	eingestellte Adresse (Hexadezimal) im Bereich	MP1	
		Soll-Pegel	Ist-Pegel
	von                      bis		
1	0000    . . .    3FFF	L	
2	4000    . . .    7FFF	H	
3	8000    . . .    BFFF	L	
4	C000    . . .    FFFF	L	



**Name :**


## 16-K-RAM/EPROM

Datum:

## Prüfen der Bausteinauswahl

## A5.3

Überprüfen Sie den Signalzustand an den Chip-Select-Eingängen der Speicherbausteine (Meßpunkte MP2 bis MP9 bzw. Stift 18 der entsprechenden Speicher-ICs).

[illegible]

16-K-RAM/EPROM


Name:

Datum:

### Überprüfen des Speicher-Steuersignals $\overline{OE}$ (Output Enable)

## A5.4

Der Pegel dieses Signals hängt nur vom Pegel des Steuersignals  $\overline{\text{MEMW}}$  ab. Überprüfen Sie das  $\overline{\text{OE}}$ -Signal an dem jeweiligen Anschlußpin der Speicherbausteine.

[illegible]



16-K-RAM/EPROM

Name: \_\_\_\_\_

Datum: \_\_\_\_\_

Überprüfen des Speicher-Steuersignals  $\overline{WE}$  (Write Enable)

A5.5

Überprüfen Sie für einige Adressen innerhalb bzw. außerhalb des "gültigen" Speicherbereiches die Pegel an den jeweiligen  $\overline{WE}$ -Anschlußstiften (Siehe A 5.4) der Speicherbausteine IC7 bis IC14.

Adresse	Taster MEMW	IC7 (21)		IC8 (21)		IC9 (21)		IC10 (21)		IC11 (21)		IC12 (21)		IC13 (21)		IC14 (21)	
		Soll	Ist	Soll	Ist	Soll	Ist	Soll	Ist	Soll	Ist	Soll	Ist	Soll	Ist	Soll	Ist
4000 . . .	betätigt	L		L		L		L		L		L		L		L	
7FFF	nicht betätigt	H		H		H		H		H		H		H		H	
außerhalb des gült. Bereiches	X	H		H		H		H		H		H		H		H	
	X																

X: Der Pegel an Pin 21 hängt nicht von MEMW ab

Überprüfen der Steuerung der Datenflußrichtung DIR (Direction)

Die Richtung des Datenflusses wird nur durch das Steuersignal  $\overline{MEMW}$  bestimmt. Überprüfen Sie entsprechend der folgenden Tabelle den Pegel des DIR-Signals (Siehe A 5.4).

Taster MEMW	Taster MEMR	IC4 (1)		Bemerkung
		Soll	Ist	
nicht betätigt	nicht betätigt	L		Datentransport vom Speicher zum Systembus möglich
nicht betätigt	betätigt	L		Datentransport vom Speicher zum Systembus möglich
betätigt	nicht betätigt	H		Datentransport vom Systembus zum Speicher möglich
betätigt	betätigt	H		nicht erlaubt (weil bei MC-Betrieb dieser Zustand nicht auftreten kann). Es wäre auch hier ein Daten-transport zum Speicher möglich.



16-K-RAM/EPROM

Name: \_\_\_\_\_

Datum: \_\_\_\_\_

Überprüfung des Freigabesignals  $\overline{EN}$  (Enable) des Datenbustreibers

A5.6

Die Freigabe des Datenbustreibers hängt vom Signalzustand auf dem Adreßbus und vom Pegel eines der beiden Steuersignale  $\overline{MEMR}$  bzw.  $\overline{MEMW}$  ab.

Adresse	Taster MEMW	Taster MEMR	IC4 (19)		Bemerkung
			Soll	Ist	
4000 . . .	n. bet.	n. bet.	H		kein Datentransport möglich, Daten-Anschlüsse hochohmig
7FFF	n. bet.	bet.	L		Datentransport vom Speicher zum Systembus
	bet.	n. bet.	L		Datentransport vom Systembus zum Speicher
außerhalb des o.g. Bereiches	X	X	H		kein Datentransport möglich, Daten-Anschlüsse hochohmig


Überprüfung der Schreib-/Lese-Funktion

Um die beiden Operationen "Speicherinhalt lesen" und "Daten in eine Speicherzeile einschreiben" mit Hilfe von Bus-Signalgeber und Bus-Signalanzeige für einige Speicherzeilen testen zu können, sollten RAMs als Speicherbausteine bestückt sein.

Schreiben Sie entsprechend der folgenden Tabelle in einige Speicherzeilen jedes Speicherbausteines den Datenwert 55H ein. Kontrollieren Sie anschließend, ob der Inhalt dieser Speicherzeilen diesen Wert angenommen hat.

Wiederholen Sie danach das Einschreiben und Auslesen mit dem Datenwert AAH.

Speicheradresse	Inhalt vor dem Einschreiben von 55	Inhalt nach dem Einschreiben von 55	Inhalt nach dem Einschreiben von AA
4000 . . . 47FF 4800 . . . 4FFF 5000 . . . 57FF 5800 . . . 5FFF			
6000 . . . 67FF 6800 . . . 6FFF 7000 . . . 77FF 7800 . . . 7FFF			



16-K-RAM/EPROM

Name:

---

Datum:

---

### Überprüfung der Baugruppe mit Hilfe eines Testprogramms

## A5.7

Zum Abschluß der Inbetriebnahme soll mit Hilfe eines einfachen RAM-Testprogramms überprüft werden, ob sich in jede Speicherzeile der Baugruppe Daten einschreiben und die gleichen Daten wieder auslesen lassen. Ist dies bei einer Adresse nicht der Fall, so wird eine Fehlermeldung mit Angabe der Adresse der defekten Speicherstelle ausgegeben. Auf der nächsten Seite finden Sie das Flußdiagramm zu diesem Testprogramm.

Stecken Sie folgende Baugruppen in den Baugruppenträger:

- Prozessor 8085 BFZ/MFA 2.1.
- 8-K-RAM/EPROM BFZ/MFA 3.1., bestückt mit MAT 85
- 8-K-RAM/EPROM BFZ/MFA 3.1., bestückt mit mind. 2-K-RAM, Basisadr. E000
- Video-Interface BFZ/MFA 8.2.
- ASCII-Tastatur BFZ/MFA 8.1.
- Monitor mit Cinch-Anschluß
- 16-K-RAM/EPROM BFZ/MFA 3.2., bestückt mit RAM, Basisadresse 4000




16-K-RAM/EPROM

Name: \_\_\_\_\_

Datum: \_\_\_\_\_

## Flußdiagramm zum Speichertest

**A5.8**

Flußdiagramm zum Speichertest

16-K-RAM/EPROM

Name:

Datum:

## Programmbeschreibung:

**A5.9**

Mit den beiden ersten Befehlen des Programms gelangt die Anfangsadresse des zu testenden RAMs (Beginnadresse) in das Doppelregister "HL" und die Endadresse in das Doppelregister "DE". Das "HL-Doppelregister" dient als Adreßzeiger.

Nun wird der RAM-Test durchgeführt:

Als erstes wird der alte Speicherinhalt der zu testenden RAM-Zeile gerettet, d.h., er wird im Register B aufbewahrt.

Danach wird in die Speicherzeile die hexadezimale Zahl 55 transportiert. Dieser Inhalt wird anschließend zum Akkumulator gebracht und dort invertiert. Nach Ausführung dieses Befehls muß die hexadezimale Zahl AA im Akku stehen.

Mit dem nächsten Befehl wird in die zu prüfende Speicherzeile ebenfalls die Zahl AAH transportiert.

Anschließend werden die Inhalte der zu prüfenden Speicherzeile und des Akkumulators miteinander verglichen.

Sind sie nicht gleich, so ist die adressierte Speicherzeile entweder nicht funktionsfähig, oder es befindet sich unter dieser Adresse gar kein RAM-Speicher. In jedem Fall erfolgt eine Fehlermeldung.

Liegt kein Fehler vor, so wird der alte Speicherinhalt wiederhergestellt. Dann wird überprüft, ob bereits die Endadresse des zu prüfenden Bereiches erreicht wurde. Ist dies der Fall, erfolgt die Fertigmeldung, wenn nein, wird der Inhalt des Adreßzeigers um 1 erhöht und die nächste Speicherzeile getestet.

Nach einer Fehler- oder der Fertigmeldung erfolgt der Rücksprung ins Betriebsprogramm.



16-K-RAM/EPROM

Name:

Datum:

Geben Sie nun mit Hilfe des Assemblers folgendes Programm in den Speicher ein:

**A5.10**

KMD &gt; ASSEMBLER

START-ADR =0000 F800

	LXI H,4000	;Beginnadresse des 16-K-Bereichs
	LXI D,7FFF	;Endadresse des 16-K-Bereichs
WEITER:	MOV B,M	;Alten Speicherinhalt retten
	MVI M,55	
	MOV A,M	
	CMA	
	MVI M,0AA	
	CMP M	
	JNZ FEHLER	
	MOV M,B	;Alten Speicherinhalt wiederherst.
	CALL 0EA8	;MAT-85-Unterprogramm, es vergleicht
		;den Inhalt von DE mit dem Inhalt
		;von HL
	JC FERTIG	
	INX H	
	JMP WEITER	
FERTIG:	CALL 006D	;MAT-85-Unterprogramm, gibt den hin-
	DB 'TEST = OK',00	;ter dem CALL-Befehl stehenden Text
		;auf dem Bildschirm aus
	RST 1	;Zurück zum Betriebsprogramm
FEHLER:	CALL 006D	
	DB 'FEHLER BZW. KEIN RAM BEI ADRESSE :',00	
	CALL 005B	;MAT-85-Unterprogramm, gibt den In-
		;halt von HL auf dem Bildschirm aus
	RST 1	
	END	



16-K-RAM/EPROM

Name: \_\_\_\_\_

Datum: \_\_\_\_\_

Starten Sie das RAM-Test-Programm mit dem GO-Kommando.

**A5.11**

Wenn Ihre Speicherbaugruppe vollständig mit funktionsfähigen RAM-Bausteinen bestückt ist, erhalten Sie folgende Meldung:

TEST = OK  
\*\*\* USER \*\*\*

Ist eine RAM-Speicherzeile nicht in Ordnung, oder Ihre Karte nicht voll bestückt, so wird z.B. folgende Meldung mit Angabe der Adresse der nicht funktionsfähigen Speicherstelle angezeigt:

FEHLER BZW. KEIN RAM BEI ADRESSE : 6000  
\*\*\* USER \*\*\*

Damit ist die Übung beendet.

)

)

)

)