ARCHITETTURA DEGLI ELABORATORI

LAUREA TRIENNALE IN SCIENZE INFORMATICHE

Magliani Andrea Perego Luca

Università degli studi di Milano-Bicocca

INDICE

Sistemi numerici	4
1.1 Calcolatori	4
1.2 Bit	4
1.3 Rappresentazioni	4
1.4 Sistemi numerici	4
1.5 Rappresentazione posizionale	5
1.6 Byte	5
1.7 Sistema esadecimale	5
Rappresentazione di Naturali	6
2.1 Conversioni da n r a n 10	6
2.2 Conversione da n 🛭 a n 🖺	6
2.3 Naturali in un sistema limitato	6
Operazioni su Naturali	7
3.1 Somma	7
3.2 Sottrazione	7
Rappresentazione di Interi	8
4.1 Metodo del Modulo e Segno [MS]	8
4.2 Complemento a 1 [CA1]	8
4.3 Complemento a 2 [CA2]	9
Operazioni su Interi	10
5.1 Conversione da CA2 a n 10	
5.2 Operazioni in MS	10
5.3 Operazioni in CA2	10
5.4 Shift	
Rappresentazione in Eccesso 2 ⁿ⁻¹	11
6.1 Rappresentazione di Interi in Eccesso	
Rappresentazioni di reali	12
7.1 Underflow	12
7.2 Metodi di rappresentazione	12
7.3 Virgola fissa	12
7.4 Virgola mobile	13
7.5 Standard IEEE 754	14
Circuiti Digitali	15
8.1 Introduzione	15
8.2 Classificazione	15
Logica Combinatoria	16
9.1 Porte Logiche	
9.2 Componenti elettronico-logici	
9.3 Logica a 2 livelli	
Arithmetic Logic Unit	
10.1 Somma su ALU ad 1 bit	
10.2 Input "operation"	19

10.3 Sottrazione su ALU ad 1 bit	19
10.4 NOR e NAND su ALU ad 1 bit	20
10.5 ALU a 32 bit - Ripple Carry	20
10.6 Set Less Than su ALU a 32 bit	21
10.6 Branch On Equal su ALU a 32 bit	21
Circuiti Sequenziali	22
11.3 Introduzione	22
11.2 Latch	22
11.3 Clock	23
11.4 D-Latch	23
Metodi di Timing	24
12.1 D Flip-Flop	24
Register File	25
13.1 Struttura & Componenti	25
13.2 Lettura	25
13.3 Scrittura	25
Memorie	26
14.1 Parametri	26
14.2 Tipi di Memorie	26
14.3 Calcoli sulla memoria	26
Macchine a Stati Finiti	27
Filosofia di Progettazione della CPU	28
15.1 Tipi principali	28
15.2 MIPS	28
15.3 R-Type	29
15.4 I-Type	29
15.5 J-Type	29
Catena Programmativa	30
16.1 Assembly	30
16.2 Debugger	30
16.3 Compiler	30
16.4 Assembler	31
16.5 Linker	31
16.6 Loader	
Datapath	
17.1 Realizzazione di un Datapath	
17.3 Fetch	
17.4 Decode	
17.5 Execute	

Sistemi numerici

1.1 Calcolatori

Utilizzano il sistema binario (0/1).

Per evitare problemi di lettura viene utilizzato uno **standard di codifica**.

1.2 Bit

E' definito come unità di misura dell'informazione.

Combinando più bit possiamo ottenere strutture più complesse:

- 1. Byte \rightarrow 8 bit
- 2. Nibble \rightarrow 4 bit
- 3. Word \rightarrow 32 bit
- 4. Halfword → 16 bit
- 5. Doubleword \rightarrow 64 bit

Dati \mathbf{k} bit posso ottenere 2^k combinazioni.

1.3 Rappresentazioni

Modo per descrivere un'entità. Nei sistemi numerici abbiamo:

- 1. Entità = valore
- 2. Rappresentazione

Ex. $16_{10} \rightarrow Rappresentazione decimale (10), entità (16).$

1.4 Sistemi numerici

Possono essere posizionali o non posizionali.

Sistema decimale \rightarrow posizionale. Sistema romano \rightarrow non posizionale.

1.5 Rappresentazione posizionale

$$N = \sum_{i=-m}^{n-1} d_i \cdot v^i$$

- 1. d (digit)
- 2. r (base del sistema)
- 3. n (numero della parte intera)
- 4. m (numero parte frazionaria)

Ex. 123,45 =
$$1 \cdot 10^2 + 2 \cdot 10^1 + 3 \cdot 10^0 + 4 \cdot 10^{-1} + 5 \cdot 10^{-2}$$

1.6 Byte

```
MSB (most significant bit): bit più a sinistra.
LSB (less significant bit): bit più a destra.
```

1.7 Sistema esadecimale

Sistema in base 16.

Base r = 16, cifre d = [0, ..., F].

Ex.
$$A1_{16} = A \cdot 16^{1} + 1 \cdot 16^{0} = 160_{10}$$

Spesso si usa il pedice (h) al posto di (16) per indicare la base, oppure 0x davanti al numero.

Rappresentazione di Naturali

2.1 Conversioni da n_r a n₁₀

La conversione da una qualsiasi n_{r} a n_{10} avviene nel seguente modo:

$$N = \sum_{i=-m}^{n-1} d_i \cdot r^i$$

d = cifra r = base del sistema

n = numero della parte intera m = numero della parte frazionaria

La conversione da n_{10} a n_{r} avviene come segue:

Ripeti $\frac{n}{r}$ finché n=0, il resto di ogni quoziente comporrà n_r

2.2 Conversione da n a n

La conversione da n_p a n_k avviene aggiungendo uno step intermedio, il numero viene prima convertito n_p in n_{10} e solo dopo alla n_k .

2.3 Naturali in un sistema limitato

In qualsiasi rappresentazione reale, il numero di cifre disponibili è limitato. Si ha **overflow** quando la macchina non può rappresentare un risultato a causa del numero di cifre insufficienti.

Conversioni di byte:

- $2^{10} = 1024 = Kilobyte$
- 2^{20} = 1048576 = Megabyte
- 2^{30} = 1073741824 = Gigabyte

Operazioni su Naturali

3.1 Somma

0 + 0 = 1	0	1	0	0	1	1	+
0 + 1 = 1	0	1	0	0	0	1	=
1 + 0 = 1							
1 + 1 = $0 \rightarrow carry [1 bit]$	1	0	0	1	0	0	
$1 + 1 + 1 = 1 \rightarrow carry [1 bit]$							

Il riporto viene detto carry.

3.2 Sottrazione

0 - 0 = 0	1 1 1 0 1 -
$0 - 1 = 0 \rightarrow borrow [1 bit]$	1 1 1 1 0 =
1 - 0 = 1	
1 - 1 = 0	0 1 1 1 1
$1 - 1 - 1 = 0 \rightarrow borrow [1 bit]$	

Il prestito è detto **borrow**.

Rappresentazione di Interi

4.1 Metodo del Modulo e Segno [MS]

Per la rappresentazione di valori interi si utilizza il metodo del **Modulo** e **Segno** (MS).

Questo sistema rappresenta il valore assoluto di un numero e utilizza il MSB come segno, 0 se positivo, 1 se negativo.

$$10011_{2} \rightarrow -3_{10}$$

Con il metodo del modulo e segno, con n bit a disposizione è possibile rappresentare $2^{n-1}-1$ numeri negativi e $2^{n-1}-1$ numeri positivi.

Il metodo MS rappresenta 2 volte lo 0 [-0, +0].

4.2 Complemento a 1 [CA1]

Complemento: operazione che inverte il valore di ogni bit. $\overline{1001} = 0110$

Nel complemento a 1, il MSB rappresenta il segno:

- Se il numero è positivo [MSB = 0], rimane invariato;
- Se il numero è negativo [MSB = 0], si effettua l'operazione di complemento, ottenendo il valore assoluto dell'originale;

Come il metodo MS, anche CA1 rappresenta 2 volte lo 0.

4.3 Complemento a 2 [CA2]

Il CA2 è utilizzato per risolvere il problema del doppio 0.

- Se il numero è positivo [MSB = 0], rimane invariato;
- Se il numero è negativo [MSB = 1], si effettua il processo del CA1 e si somma 1;

Esistono 3 metodi per il calcolo dei negativi in CA2:

- $\bullet \quad CA2(x) = 2^n x;$
- CA2(x) = CA1(x) + 1;
- Regola pratica: trascrivere tutti gli 0 e il primo 1 e fare il CA1 di tutti i bit rimanenti;

Operazioni su Interi

5.1 Conversione da CA2 a n 10

- Se il numero è positivo [MSB = 0], rimane invariato;
- Se il numero è negativo [MSB = 1], si applica l'operazione di CA2, si converte come codice binario puro per poi aggiungere il "-";

5.2 Operazioni in MS

Nelle **operazioni in MS**, si utilizza il seguente metodo:

- Se i segni sono concordi, il risultato rimane invariato;
- Se i segni sono discordi, il segno del risultato sarà uguale a quello del numero con valore assoluto maggiore;

5.3 Operazioni in CA2

Per eseguire operazioni in CA2, si utilizza il seguente metodo:

- Si esegue la somma su tutti gli addendi, segno compreso;
- Si scarta un eventuale carry sul segno;
- Se i segni sono concordi bisogna verificare l'overflow;

La sottrazione in CA2 viene convertita in somma.

5.4 Shift

L'operazione shift consiste nello spostare verso destra o sinistra la posizione delle cifre di un numero, inserendo uno 0 nella posizione lasciata libera.

Left Shift: equivale a moltiplicare il numero per la base;

- In MS si esegue regolarmente;
- In CA2 se il segno cambia, indica l'avvenimento dell'overflow;

Right Shift: equivale a dividere il numero per la base;

L'operazione Left può andare in overflow, aggiungendo un bit alla destra del numero, mentre l'operazione right causa overflow, in quanto scarta il LSB.

Rappresentazione in Eccesso 2ⁿ⁻¹

6.1 Rappresentazione di Interi in Eccesso

Nella rappresentazione **Eccesso** 2^{n-1} un numero x è rappresentato come: $x+2^{n-1}$

Con n bit si rappresenta l'eccesso 2^{n-1} $[-2^{n-1}, 2^{n-1}-1]$

Regola pratica: i numeri in eccesso si ottengono cambiando il MSB di CA2

ex: x = 5 $5 + 128 = 133 \rightarrow 10000101_2$ x = -3 $-3 + 128 = 125 \rightarrow 01111001_2$

La rappresentazione eccesso inverte il segno:

- positivo = 1;
- negativo = 0;

Rappresentazioni di reali

7.1 Underflow

Nella rappresentazione di numeri reali, può comparire il fenomeno dell'**underflow**: La parte frazionaria ha troppi pochi bit a disposizione per rappresentare un valore troppo piccolo.

7.2 Metodi di rappresentazione

- 1. Fixed point [Virgola fissa]
- 2. Floating point [Virgola mobile]

Un'associazione è una linea che collega le classi coinvolte.

7.3 Virgola fissa

La rappresentazione in **virgola fissa** si riserva un numero di bit alla parte intera e alla parte frazionaria.

La parte della virgola è implicita e uguale per tutti i numeri rappresentati.

<u>Rappresentazione unsigned</u>: Dati n bit, vengono dedicati i bit alla parte intera e d bit alla parte frazionaria, tale che i + d = n. Tramite la codifica unsigned è possibile rappresentare solo i positivi. L'intervallo di rappresentazione è $[0, 2^i - 1]$ per la parte intera e $[0, 2^d - 1]$ per la parte frazionaria.

<u>Rappresentazione signed:</u> Dati n bit, vengono dedicati **n bit**, viene dedicato **1 bit** al segno, **i-1** bit alla parte intera e **d bit** alla parte frazionaria, tale che

i + d + 1 = n.

L'intervallo di rappresentazione è:

- 1. $[-2^{i-2}-1,2^{i-2}-1]$ per la parte intera.
- 2. $[0,2^d-1]$ per la parte frazionaria.

Tramite la rappresentazione in virgola fissa, è possibile scegliere se dedicare più o meno bit alla parte intera e viceversa alla parte frazionaria.

ATTENZIONE:

- 1. Aumentando i bit della parte intera aumenta il rischio di underflow
- 2. Aumentando i bit della parte frazionaria aumenta il rischio di overflow.

```
Ex. Virgola fissa: 12,5_{(10)} = 1100,0101_{(2)}
```

7.4 Virgola mobile

Nasce per sopperire ai problemi di arrotondamento ed inefficienza del sistema in virgola fissa.

La notazione in virgola mobile divide i bit a disposizione in 4 componenti:

```
1. Segno = [s]
```

- 2. Mantissa = [m]
- 3. Base = [b]
- 4. Esponente = [e]

Esistono due forme di virgola mobile:

- 1. Non formalizzata: Ammette un valore qualsiasi per la mantissa
- 2. Formalizzata: Dedica solo 1 cifra intera alla mantissa

Utilizzando la notazione scientifica per la base 2:

- 1. Precisione singola (32 bit):
 - a. 1 bit segno
 - b. 8 bit esponente
 - c. 23 bit mantissa
- 2. Precisione doppia (64 bit):
 - a. 1 bit segno
 - b. 11 bit esponente
 - c. 52 bit mantissa

Il **bit iniziale (parte intera della mantissa)** in virgola mobile è sempre uguale a 1 (se normalizzato), è detto "bit nascosto".

```
La formula standard è: (-1)^s \cdot (1 + 0.m) \cdot 2^e
```

7.5 Standard IEEE 754

E' lo standard internazionale per la rappresentazione dell'aritmetica frazionaria adottato dal 1989.

Lo standard è **non proprietario**, ovvero non dipendente dall'architettura dell'elaboratore.

Rappresenta l'esponente in eccesso 127, con intervallo [-127,128]. Le configurazioni estreme sono riservate

ATTENZIONE:

Rappresentare un numero in virgola mobile causa un errore di approssimazione.

La virgola mobile rappresenta solo le n cifre più significative.

- 1. Errore assoluto: La grandezza dell'errore dipende dal numero di cifre significative e dall'ordine di grandezza del numero
- 2. Errore relativo: La grandezza dell'errore dipende dalla differenza rispetto al risultato corretto

<u>Ascii standard</u>: La codifica ascii standard contiene 128 [7 bit] "caratteri", questi sono:

- 1. Lettere maiuscole [65-90]
- 2. Lettere minuscole [97-122]
- 3. Le cifre [48-57]
- 4. Caratteri di controllo [0-31]
- 5. Punteggiatura [spazi rimasti]

Ascii esteso: La codifica ascii estesa contiene 256 [8 bit] "caratteri".

<u>Unicode</u>: Dedica una quantità variabile di bit al carattere in base alla versione della codifica [da 8 a 32 bit].

<u>UTF-8</u>: è una codifica a lunghezza variabile [da 8 a 16 bit].

Circuiti Digitali

8.1 Introduzione

I **circuiti logici** sono realizzati come circuiti integrati su chip di silicio. **Porte** e connessioni sono depositate sul chip, inserite in un package e collegate all'esterno tramite **pin**.

Nell'elettronica, input e output possono assumere solo 2 valori: segnale alto [1] oppure segnale basso [0].

8.2 Classificazione

I circuiti possono essere distinti per grado di integrazione:

- Small Scale Integrated: 1-10 porte;
- Medium Scale Integrated: 10-100 porte;
- Large Scale Integrated: 100-100.000 porte;
- Very Large Scale Integrated: >100.000 porte;

Logica Combinatoria

Un circuito è detto **combinatorio** se le sue uscite dipendono solamente dalla funzione logica applicata allo stato delle sue entrate in tempo reale.

9.1 Porte Logiche

Le **porte logiche** sono componenti elettrici che permettono di eseguire operazioni logiche primitive.

Porte Logiche Fondamentali:

• OR: AB -out

• AND: A out

• NOT: A——out

Porte Logiche Derivate:

• NAND: A——out

• NOR: A — out

• XOR: A out

Le porte NAND e NOR, svolgono la funzione di inverter e sono dette universali.

Le porte logiche possono essere disposte **a cascata** per permettere più ingressi ad un'operazione che normalmente sarebbe binaria.

9.2 Componenti elettronico-logici

Decoder:

Il **decoder** è un componente elettronico caratterizzato da n ingressi e 2^n uscite. Il suo scopo è impostare lo stato alto le uscite corrispondenti alla conversione in base 10 dei codici binari ricevuti in input.

<u>Multiplexor</u>:

Il **multiplexor**, o selettore, è un componente elettronico caratterizzato da 2^n ingressi principali, n ingressi di controllo e 1 uscita. Il valore del selettore determina quale degli input verrà trasmesso come output.

Se un multiplexor riceve n segnali, necessita $\log_2(n)$ selettori che consistono in:

- Un decoder che genera n segnali;
- Un array di *n* porte logiche AND;
- Una porta logica OR;

9.3 Logica a 2 livelli

Tramite le porte logiche fondamentali è possibile realizzare funzioni complesse. Si possono creare logiche a due livelli:

```
-Somma di prodotti: somma logica (OR) di prodotti (AND)
-Prodotto di somme: prodotto (AND) di somme (OR)
```

La somma di prodotti è nota come **Programmable Logic Array** (PLA). Questa è composta da:

- *n* input;
- I corrispondenti *n* input complementati;
- una logica a 2 stage:
 - o un array di porte logiche AND;
 - o un array di porte logiche OR;

La gran parte delle operazioni avvengono a 32 bit, svelando la necessità di creare array di elementi logici.

Un Bus è una collezione di linee di input trattati come singolo segnale.

Arithmetic Logic Unit

L'**Arithmetic Logic Unit**, o ALU è la componente del processore che svolge le operazioni aritmetico-logiche.


L'ALU è un insieme di circuiti combinatori:


- Operazioni aritmetiche;
- Operazioni logiche;

Gli **elementi fondamentali** della ALU sono:

- AND Gate;
- OR Gate;
- Inverter (NOT Gate);
- Multiplexor;

10.1 Somma su ALU ad 1 bit






Il risultato di una somma può essere scritto come:

$$CarryOut = (b \cdot CarrryIn) + (a \cdot CarryIn) + (a \cdot b) + (a \cdot b \cdot CarryIn)$$

10.2 Input "operation"



In base al valore di **operation**, il circuito esegue un'operazione diversa:


• 0: AND Gate;

• 1: OR Gate;

• 2: Circuito somma;

Operation riesce a trasmettere più di 2 valori utilizzando un bus.

10.3 Sottrazione su ALU ad 1 bit




Il **Binverte**r è un collegamento a 1 bit che, se positivo (1), inverte il valore di b permettendo di realizzare la **sottrazione in CA2**.

L'operazione realizzata da somma e Binverter è: $a-b=a+(\overline{b}+1)$

10.4 NOR e NAND su ALU ad 1 bit

L'operazione NOR è implementabile nel circuito dell'ALU ad un bit tramite la **Prima Legge di De Morgan**:


- NOT(a OR b) = (NOT a) AND (NOT b);
- $NOT(a \ AND \ b) = (NOT \ a) \ OR(NOT \ b)$



L'Ainverter è un collegamento a 1 bit che, se positivo (1), inverte il valore di a.

L'inversione dei valori a e b tramite i due inverter permette di realizzare **NOR** e **NAND** applicando la prima legge di De Morgan.

10.5 ALU a 32 bit - Ripple Carry



Ponendo multiple ALU ad 1 bit in cascata è possibile realizzare una ALU che riesce a computare input fino a 32 bit.

Questo tipo di organizzazione è noto come Ripple Carry.

10.6 Set Less Than su ALU a 32 bit

<u>Output</u>: 1 se a < b, altrimenti 0;

<u>Funzionamento</u>: imposta tutti i bit da 1 a 31 a valore 0, e assegna all'ALU 0 il risultato dell'operazione;


Se a-b è negativo, l'operazione restituisce 1 all'ALU 0;

All'interno dell'ALU ad 1 bit, l'operazione SLT è detta less.

Il risultato dell'ALU 0 deriva dal valore dell'ALU 31 [segno].

Nell'ALU 31:

Se CarryIn = CarryOut, less = 0.



Durante l'operazione è necessario verificare l'overflow.

La formula per il **test dell'overflow** è:

$$overflow = (\overline{a} \cdot b \cdot result) + (a \cdot \overline{b} \cdot \overline{result})$$


10.6 Branch On Equal su ALU a 32 bit

<u>Output</u>: 1 se a = b, altrimenti 0;

Funzionamento: $a - b = 0 \leftrightarrow a = b$.

Il BEQ fa l'OR di tutte le uscite e poi fa il complemento del risultato.

$$0 = (\overline{R31 + R30 + ... + R0});$$



Circuiti Sequenziali

11.3 Introduzione

Esistono 2 tipi di circuiti sequenziali:

- <u>Sincroni</u>: hanno bisogno di un clock per allineare temporalmente le istruzioni svolte;
- Asincroni: non utilizzano il clock;


I Circuiti sequenziali sono composti da una **rete combinatoria** e degli **elementi di memoria**. In ogni istante, i circuiti combinatori hanno uno stato determinato dalle informazioni memorizzate.

11.2 Latch

circuito in grado di memorizzare 1 bit.

S-R Latch (Set Reset Latch) è un tipo di circuito latch costituito da 2 porte NOR.

Input [0,0] è detto **combinazione di riposo**, in quanto mantiene il valore memorizzato in precedenza.




Input [1,1] è uno **stato non ammissibile**, in quanto Q e \overline{Q} ottengono entrambi valore 1 e infrangono il principio di complementarietà.

Il circuito SR Latch è utilizzato raramente, in quanto deve essere stabile ed è necessario evitare che gli output intermedi vengano memorizzati.

11.3 Clock

Un **segnale a scalino**, utilizzato per determinare il ritmo di esecuzione delle istruzioni.



Il clock lavora su un periodo T.

La **frequenza** di lavoro si misura in **Hertz** [Hz] e ha formula $F = \frac{1}{T}$.

La <u>parte crescente</u> del segnale è detta Rising Edge. La <u>parte decrescente</u> del segnale è detta Falling Edge.


11.4 D-Latch

S-R Latch sincronizzato utilizzando un clock.

Quando il clock ha valore basso, il D-Latch mantiene il suo valore precedente anche se vengono eseguite altre istruzioni, altrimenti esegue una delle seguenti operazioni:

- D=1 corrisponde al **setting** → S=1, R=0;
- D=0 corrisponde al **resetting** → S=0, R=1;

Il $segnale\ D$ è ottenuto tramite un circuito combinatorio.



Questo deve essere stabile quando C=1. Il segnale D deve avere margine d'errore prima e dopo il segnale alto di C per <u>evitare errori</u>:

questi sono detti **Setup Time** [prima] e **Hold Time** [dopo].

Quando il clock torna a valore 0, l'output Q si stabilizza.

Metodi di Timing

Il **Timing** può essere misurato in 2 modi:

- Level Triggered: sincronizza in base al segnale alto del clock;
- <u>Edge Triggered</u>: sincronizza in base alla **variazione di altezza** del segnale (salita o discesa);


Con il sistema edge triggered la memorizzazione avviene istantaneamente ed un eventuale **segnale sporco** non fa in tempo ad arrivare a causa dell'istantaneità della memorizzazione.

I circuiti sequenziali edge triggered sono detti Flip-Flop.

12.1 D Flip-Flop

Effettua input e output durante lo stesso ciclo.

Questo circuito è realizzato ponendo 2 D-Latch in serie, il primo **master** ed il secondo **slave**.



<u>Funzionamento</u>:

- **segnale in salita**: il primo latch è aperto e memorizza D, viene dato Q' in output, ma il secondo latch è chiuso;
- segnale in discesa: il secondo latch si apre per memorizzare Q';
- Il nuovo valore Q entra nel circuito e il primo latch si chiude;

Register File

13.1 Struttura & Componenti

Un registro è costituito da n flip-flop.

I registri sono organizzati in una struttura detta Register File.

Nell'architettura MIPS ci sono 32 registri da 32 bit, per un totale di 1024 flip-flop. Il Register File permette la **lettura** di 2 registri e la **scrittura** di un registro.

Nel datapath il clock viene messo in relazione AND con un **segnale di controllo write**, che devono essere coordinati per permettere il cambio di valori nella memoria.

13.2 Lettura

Durante la lettura di un registro, il register file utilizza **2 segnali**: Read Reg1, Read Reg2. Si utilizza un multiplexer con 32 ingressi, uno per ogni registro.

13.3 Scrittura

La scrittura avviene utilizzando **3 segnali** in ingresso: Register Number, Register Data e Write.

Si utilizza un decoder per ottenere il numero del registro su cui scrivere, il segnale write (in AND con il clock) si combina in AND con l'output del decoder.

Se write non è a segnale alto, non viene effettuata nessuna modifica.

Memorie

14.1 Parametri

Oltre alle piccole memorie (registri) esistono altri tipi di memorie distinguibili in base ai parametri:

- Dimensione: quantità di bit memorizzabili;
- Velocità: tempo tra la richiesta di un dato e la sua restituzione;
- Consumo: corrente assorbita;
- Costo:

La memoria è organizzata in **gerarchie**, poste in ordine di velocità. Maggiore è la velocità di una memoria, più vicina sarà essa alla CPU.

14.2 Tipi di Memorie

A seguito diversi tipi di memorie e le loro caratteristiche:

- RAM Random Access Memory: è una memoria volatile che permette accesso diretto a qualsiasi indirizzo di memoria con gli stessi tempi;
- SRAM Static RAM: ogni cella di memoria è composta da un D-Flip Flop;
- DRAM Dynamic RAM:ogni cella è costituita da un transistor e un condensatore, tramite il quale mantiene l'informazione;
- SSRAM Synchronous Static RAM: SRAM sincronizzata tramite un clock. Uno degli utilizzi più comuni per la SSRAM è la cache;
- **SDRAM** Synchronous Dynamic RAM: DRAM sincronizzata tramite un clock. La sua applicazione più diffusa è il suo utilizzo nei moduli DIMM per i PC.

14.3 Calcoli sulla memoria

L'altezza della memoria si calcola con l'operazione: $\frac{dim.memoria}{dim.word}$

La **lunghezza dell'indirizzo di memoria** è uguale all'esponente dell'altezza di memoria ridotta in base 2.

Macchine a Stati Finiti

Le **Finite State Machine** sono usate per descrivere i circuiti sequenziali. Le FSM sono sincronizzate tramite clock.

Sono composte da un set di stati e 2 funzioni:

- **Next-State Function**: Determina lo stato successivo partendo dallo stato corrente e dagli input;
- Output Function: Determina l'insieme di risultati partendo dallo stato corrente;

Esistono diversi tipi di FSM:

- FSM di Moore: utilizza lo stato corrente, usato come controller;
- FSM di Mealy: utilizza lo stato corrente e dagli input;

Filosofia di Progettazione della CPU

15.1 Tipi principali

RISC - Reduced Instruction Set Computing

Utilizza poche istruzioni semplici. Esegue velocemente ogni singola istruzione, ma deve usarne molte per fare istruzioni più complesse (MIPS è un architettura RISC).


CISC - Complex Instruction Set Computing

Utilizza istruzioni più complesse. È strutturalmente complicato ed esegue le istruzioni basilari più lentamente, ma ne ha bisogno meno per eseguire istruzioni complesse.

15.2 MIPS

È un'architettura RISC con 32 registri da 32 bit. Può manipolare dati solo sui registri.

Trasferisce i dati tra memoria e registri e permette l'alterazione del flusso di controllo tramite salti.



Le istruzioni MIPS sono a 32 bit e si dividono in 3 categorie.

15.3 R-Type

- op Operation Code [6 bit]: identificativo dell'operazione;
- rs [5 bit]: primo registro sorgente;
- rt [5 bit]: secondo registro sorgente;
- rd [5 bit]: registro di destinazione;
- shamt [5 bit]: operazione di shift;
- funct [6 bit]: variante dell'operazione;

add \$10, \$8, \$9 \rightarrow somma il reg8 + reg9 e inserisce il risultato nel reg10

15.4 I-Type

- op Operation Code [6 bit]: identificativo dell'operazione;
- rs [5 bit]: primo registro sorgente;
- rt [5 bit]: secondo registro sorgente;
- Valore Immediato [16 bit];

addi \$10, \$8, \$9 \rightarrow somma il reg8 + reg9 e inserisce il risultato nel reg10

15.5 J-Type

Le istruzioni J-Type sono composte da:

- op Operation Code [6 bit]: identificativo dell'operazione;
- Jump word Address [26 bit]: indirizzo di memoria dell'istruzione a cui bisogna saltare;

j \$10 → salta all'indirizzo di memoria contenuto nel reg10


Catena Programmativa

16.1 Assembly

Assembly è un linguaggio a basso livello, simile al linguaggio macchina, ma più comprensibile all'uomo.

Il codice in assembly è scritto specificamente per una determinata architettura, questo permette:

- Maggiore efficienza;
- Programmi più compatti;
- Massimo sfruttamento delle potenzialità dell'hardware;



16.2 Debugger

Il **debugger** consente di eseguire il codice in modo controllato per la ricerca di errori. Il debugger consente:

- Esecuzione step-by-step del programma;
- Ispezione delle variabili;
- Interruzione nei breakpoint;
- Visualizzazione degli indirizzi di memoria;

16.3 Compiler

Il **compiler** si occupa di convertire il linguaggio di alto livello generato da un programmatore in linguaggio assembly, o linguaggio macchina a seconda del tipo di compiler.

16.4 Assembler

I programmi di alto livello vengono convertiti in assembly da un compilatore.

Dopo la fase di compilazione, il programma viene tradotto in linguaggio macchina dall'assembler.

L'assemblaggio esamina il codice riga per riga, traducendolo in linguaggio macchina una alla volta.

A causa delle istruzioni jump, l'assemblatore legge il codice 2 volte, per questo è detto **traduttore a due passi**.

L'assembler dispone di una **tabella dei simboli** utile per convertire il codice.

16.5 Linker

Le **etichette** possono essere locali o globali, queste ultime devono essere risolte dal **linker** e non dall'assembler.

Il linker si occupa di inserire in memoria in modo simboli il codice e i moduli dati, determinare gli indirizzi delle etichette, correggere i riferimenti interni ed esterni e generare il file eseguibile (l'insieme di tutti i file object creati durante l'assemblaggio).

16.6 Loader

Il loader si occupa dei seguenti compiti:

- Crea spazio di indirizzamento e copia istruzioni e dati in memoria;
- Copia parametri nello stack e inizializza lo stack pointer;
- Procedura di startup che copia i parametri nei registri ed esegue la procedura principale;
- Quando la procedura principale restituisce il controllo, la macchina termina il programma;

Datapath


17.1 Realizzazione di un Datapath

- Si stabilisce il set di istruzioni da implementare.
- Si identificano i componenti del datapath (ALU, Register File, ecc).
- Si sceglie la metodologia di clocking:
 - datapath singolo ciclo: 1 ciclo di clock esegue ogni operazione;
 - datapath multiciclo: esegue più cicli di clock per più operazioni;

L'esecuzione di un'istruzione si divide in 3 fasi.

17.3 Fetch

- I. Legge l'istruzione dalla memoria e la salva nell'Instruction Register;
- II. L'indirizzo di memoria che indica l'istruzione da leggere si trova nel registro Program Counter;
- III. Dopo la lettura dell'istruzione in PC viene incrementato di 4 per indicare la prossima istruzione da leggere;



17.4 Decode

Legge i vari campi dell'istruzione e identifica di che istruzione si tratta controllando opcode ed eventualmente funct code.

17.5 Execute

esegue le istruzioni "decodificate" dal decoder, per sapere su quali registri lavorare controlla i gruppi di 5 bit delle istruzioni.