

Algoritmi e Calcolatori

A.A. 2018/2019

FAQ sul progetto

Reminder

- 1) Togliere gli header precompilati
- 2) Sistemare le inclusioni
- 3) Verificare che il progetto sia completo e corretto
- 4) Sottomettere il progetto in tempo, in base alla scadenza resa note sul portale
- 5) Sottomettere l'archivio rispettando la struttura delle cartelle indicata
- 6) Sottomettere il progetto facendo il clean del progetto (solo file sorgenti e di progetto, NO lib statiche e/o artefatti di compilazione, etc.)

DOMANDE

Numero di Input

"Gli input nell'esempio della traccia d'esame sono descritti con delle lettere minuscole. Potenzialmente un circuito può dunque, accettare al massimo un numero di input ed output pari al numero di lettere dell'alfabeto. È corretto? Oppure è necessario prevedere degli input identificabili con doppie lettere o affiancati da numeri?"

R: Gli input/output sono identificati con delle etichette. Tali etichette possono essere più lunghe di un carattere e affiancate a destra da numeri (NON possono contenere spazi).

Uscita FF negata

"Si potrebbe avere qualche informazione in più su quanto descritto nella traccia, ovvero: <<Inoltre, prevedere la possibilità di avere un flip-flop “completo”, aggiungendo la seconda uscita negata come potenziale collegamento di uscita.>>"

R: Il flip-flop “completo” ha 2 uscite: uscita Q e uscita Q’ (dove Q’ è il complementare dell’uscita, cioè l’uscita negata). Siete liberi di trovare la soluzione più comoda per specificarla nella descrizione del circuito.

Consumi

"Il consumo va calcolato considerando tutti i colpi di clock?"

ES se il file di ingresso ha 3 righe

010

000

011

Questo significa simulare 3 colpi di clk, ma il consumo va calcolato a fronte dei cambiamenti delle uscite per ogni colpo di clock (3 consumi distinti), oppure va calcolato un consumo totale relativo a tutti e 3 i clock?

E nel caso del primo set di input, si considerano le uscite precedenti tutte a valor logico basso?"

R: Vista la richiesta sul consumo di potenza, per calcolare il consumo totale è comunque necessario calcolare il consumo di ogni switching activity nel circuito (ingressi ed uscite). Dal suo file di esempio è impossibile derivare il consumo di potenza, perché dipende dal circuito. Nel caso del primo set, dovete fare delle assunzioni ma queste dipendono da come avete implementato le cose.

Flip flop

"In che modo deve essere trattata l’uscita “X” dei flip flop in relazione al singolo colpo di clock?"

R: Esattamente come “X”, cioè valore logico indeterminato.

VERILOG

"Cosa si intende per versione semplificata del VERILOG? E' possibile assumere il formato indicato come standard, cioè con le parentesi tonde che esplicitano l'ordine delle porte logiche?"

R: Per versione semplificata si intende un sottoinsieme della grammatica del VERILOG.

Analisi della potenza

"Non mi è chiaro come debba calcolare la potenza, se per ogni combinazione di zeri ed uni che cambiano nelle porte o solo due volta (tutte da zero ad 1 e poi l'inverso)"

R: Ad ogni componente viene associato un valore di potenza consumata, che potrebbe in alcuni casi, dipendere anche dalla transizione $0 \rightarrow 1$ o $1 \rightarrow 0$. La potenza consumata del circuito è la somma delle potenze consumate dai suoi componenti (vedi anche risposta a domanda precedente).

FlipFlop negato

"Come è specificato che debba utilizzare l'uscita negata del flipflop? Con che notazione?"

R: La notazione è a scelta (es. FF1.NEG), ma va specificata all'interno della relazione.

Circuiti Composti

"In che modo vengono descritti? Sarebbe possibile avere un esempio del file che li descrive?"

R: Si usa la keyword `instance`. Nel testo del progetto c'è un esempio a pag. 3.

Coni logici

"Sarebbe possibile avere maggiori dettagli di cosa si intenda per coni logici, magari con un esempio su un circuito?"

R: Esempio. In un circuito sono presenti due uscite (x, y) e 4 input (a, b, c, d). Il circuito è così descritto:

assign x = a AND b

assign y = c OR d

La definizione data è "per ciascun output del circuito, devono essere indicati il set di input che contribuiscono a definirne il valore."

Per l'output x, il set di input che contribuisce a definirne il valore è composto da (a, b).

Per l'output y il set di input che contribuisce a definirne il valore è composto da (c, d).

Inizializzazione di default delle classi

"Ha una preferenza tra `std::vector tmp({})` e `std::vector tmp;`?"

R: No.

Esecuzione

"La parte di esecuzione da' due scelte: simulazione ed analisi. Nella prima bisogna richiedere un file per gli input e così ottenere degli output; mentre nel secondo, oltre ai path, bisogna riportare a schermo i valori degli output in base agli input, tuttavia non c'è scritto di richiedere un file per gli input, quindi da dove li dovrei prendere questi input?"

R: Per la parte di analisi NON serve nessun file di input.

Analisi potenza

"Cosa si intende per la valutazione del consumo su una sequenza di pattern?"

R: Vuol dire che la potenza consumata varia a seconda di tutte le transizioni che avvengono in ogni singolo componente (ingressi o uscite).

Feedback nella definizione

"Possiamo assumere che i circuiti combinatori siano senza feedback, o bisogna fare dei controlli per verificarlo?"

R: Nel testo è scritto espressamente: Nel caso di circuiti combinatori è vietato l'uso di feedback all'interno della definizione del circuito. Questo significa che può essere un controllo.

Definizione Circuiti Semplici


"Nella traccia non vi è specificato il numero di porte logiche che deve avere un circuito semplice, ma solo che esso è definito come un circuito formato da sole porte logiche base. Dunque, è a nostra discrezione il numero di porte logiche per un circuito semplice, non essendoci nè un minimo e nè un massimo prefissati?"

R: No, significa che non potete sapere a priori quante porte ci saranno.

Feedback

"Con feedback si intende che un ramo non può essere collegato ad un punto precedente rispetto ad una sola uscita, o vale anche per uscite diverse. Allego esempio"

https://padlet-uploads.storage.googleapis.com/372374926/8e82de7b219f2d5076f911ecd87bacf7/Annotazione_2019_06_09_161026.jpg



Può essere inserito un circuito così?

R: Il feedback è un'uscita di un componente che si collega ad un ramo d'ingresso del componente stesso. Il circuito allegato come esempio può essere realizzato.

Path massimo e minimo

"Bisogna individuare il percorso minimo e massimo tra una coppia ingresso-uscita fornita dall'utente, o bisogna dire in assoluto quali sono le coppie in-out con percorso minimo e massimo? Inoltre se si tratta del secondo caso, bisogna indicare solo le coppie in-out, o anche i nodi del percorso?"

R: Percorso in assoluto. Il percorso è un insieme di nodi.

Strutture dati ausiliarie

"A volte capita che per semplificare il codice convenga usare un'unica struttura dati meno efficiente anziché due. Ad esempio: ho una lista di dati ordinati per ordine di inserimento, e tra le altre cose devo cercare duplicati. Posso usare un unico vector, che ha il difetto di essere $O(n)$ nella ricerca, oppure un vector e un unordered_set per la ricerca dei duplicati, che supporta la ricerca $O(1)$ average case ma ha il difetto di usare due strutture dati e quindi più complessità nel codice. Ai fini del punteggio dell'esame quale è più conveniente?"

R: Come spiegato anche ad esercitazione, più volte, non c'è una risposta giusta. Dipende dall'analisi nel suo complesso.

Coni Logici

"Per ciascun output bisogna fornire solo il nome degli input che contribuiscono a definire il valore, o anche il valore numerico dell'input stesso?"

R: Solo il nome degli input: i coni logici non dipendono dai valori.

Clock circuiti sequenziali

"Quando siamo in presenza di un circuito sequenziale, dobbiamo assumere che ogni flip-flop venga aggiornato ad ogni riga del file di input, trascurando quindi gli aspetti di positive-edge trigger e negative-edge trigger, oppure ad ogni stringa di input dobbiamo associare anche il valore del segnale di clock (ad esempio 101 0, dove l'ultimo valore binario è relativo al clock)?"

R: Per semplificazione del vostro lavoro, il clk è un segnale da non definire negli input ma è ogni riga di input rappresenta gli input presenti al colpo di clock successivo. Ai fini della simulazione e dell'analisi non cambia su quale fronte lavorate.

File circuiti diversi

"Al fine di gestire al meglio le casistiche possibili che il simulatore deve analizzare, (ad esempio, numero massimo di ingressi, numero di porte, di uscite, flip-flop ecc), sarebbe possibile fornire ulteriori esempi di file con modelli di circuiti da leggere? Ad esempio, ci si potrebbe trovare davanti anche ad un assign del tipo: $(a \text{ AND } (b \text{ AND } c)) \text{ OR } (d \text{ AND } e)$?"

R: Parte della consegna richiede di sottomettere anche tutti i file di input su cui sono state fatte le prove. Sì quell'istruzione di assign è possibile.

Valore X del FF

"Si potrebbero avere dei chiarimenti sul valore di X nel flip flop. Se non attivo il FF che effetti ha questa X nelle operazioni logiche?"

R: Risposto ad una domanda precedente.

Strutture utilizzate

"E' possibile fare uso di map, queue e altri contenitori non visti a lezione?"

R: Sì, potete usare tutto quello che ritenute utile alla sola condizione di saperne spiegare i dettagli.

Gestione errori

"E' possibile printare messaggi di errore nelle varie classi, o si deve gestire tutto nel main? Si potrebbe fare una classe per gestirli tutti?"

R: “printare” dentro una classe è in generale sconsigliato. La gestione degli errori fa parte del progetto.

Uso librerie

"E' possibile usare librerie diverse da quella Standard del C++?"

R: Sì e vale sempre la regola esposta in precedente risposta: saper spiegare motivi dell'utilizzo e funzionamento.

Porte logiche

"Quali porte logiche devono essere supportate dal circuito? Negli esempi riportati sono presenti solo NOT, AND, OR e FF. Possiamo quindi dare per assunto che i circuiti non contengano porte composte quali XOR, NAND, NOR, XNOR e simili o il simulatore dev'essere in grado di risolvere anche queste ultime?"

R: Le porte sono le seguenti: NOT, AND, OR, XOR, NAND, NOR, XNOR e FF.

Case-sensitivity

"Il simulatore è case sensitive? Cioè, scrivere ""X AND Y"" è la stessa cosa di scrivere ""x and y"" o ""x AnD Y""?"

R: Il meglio che si può sottomettere prevede la gestione case-sensitive.

Ordine circuiti modalità libreria

"Nella modalità libreria, è possibile richiedere all'utente di elencare i file dei circuiti in ordine? Se p. es. il circuito B contiene un'istanza del circuito A, possiamo richiedere che il file che descrive A venga messo prima di quello in cui è descritto B?"

R: Il programma accetta i diversi circuiti che compongono la libreria. Non è importante l'ordine.

Complessità degli algoritmi utilizzati

"Nella relazione di presentazione del programma, cosa si intende esattamente per ""analisi dettagliata della complessità degli algoritmi utilizzati""? Dobbiamo calcolare la complessità di ogni singolo metodo che abbiamo inventato oppure solo di quelli per esempio delle visite dei grafi che abbiamo solamente implementato?"

R: L'analisi della complessità è stata trattata a lezione. L'analisi va fatta per ogni metodo/funzione.

□

"Cosa si intende con ""è vietato l'uso di feedback all'interno della definizione del circuito"" al fondo della prima pagina?"

R: Risposto ad una domanda precedente.

Analisi di Potenza

"Per poter vedere quando la porta logica o flip-flop cambia stato, bisognerebbe controllare le loro uscite, ma in che modo mantengo il controllo delle stesse?"

R: Questo è proprio uno dei punti da risolvere. Si fa notare che l'attività di switching non distingue ingressi ed uscite.

Relazione

"Vorrei sapere cosa si intende quando si parla di:

->struttura del programma

->algoritmi e strutture dati utilizzati.

voLETE una descrizione dettagliata di come funzionano gli algoritmi, o solo una descrizione sommaria, nella quale diamo solo un accenno a cosa fa l'algoritmo? Infine, per la struttura, cosa volete sapere esattamente?"

R: È necessaria una descrizione chiara e completa di quanto si è prodotto, sia per gli algoritmi e le strutture dati utilizzate, sia per la struttura del programma (e.g., quali classi sono state create, quali sono utilizzate, come si collegano tra loro, etc.).

File e CaseSensitive

"L'esempio del file che descrive la struttura del circuito (nel tema d'esame assegnato) presenta una notazione in caratteri maiuscoli per le porte logiche e i flip-flop e una notazione in caratteri minuscoli per gli input e gli output.

Si richiede se tali regole devono essere severamente rispettate."

R: Risposto ad una domanda precedente.

Membri static

"Se durante le lezioni è stato detto che è sconsigliato inizializzare dati interni ad una classe direttamente preferendogli invece sempre l'implementazione tramite costruttore, per quanto riguarda i membri static è consentita/consigliata l'inizializzazione al momento della loro creazione dato che sono membri slegati dall'oggetto istanziato?"

R: Continua ad essere sconsigliato. Se non potete farne a meno, dovrete giustificarne l'uso.

Output porta logica con ingresso proveniente da flip-flop

"Nel caso in cui una porta logica presenti in ingresso:

1) il segnale derivante da un flip-flop non inizializzato (nella traccia è specificato che tale valore deve essere identificato con X);

2) un secondo valore ben definito.

Tale porta non deve produrre alcun output?


Dalla traccia si evince che, ad esempio, in questo circuito:

1) la porta OR che riceve in ingresso il valore (X) non inizializzato di FF1 non produce alcun risultato prima di un colpo di clock;

2) L'output x non è definito prima di due colpi di clock.

È corretto?"

<https://padlet-uploads.storage.googleapis.com/387012174/14b506c639aeee7d9e428a8f6a71244e/Immagine.png>



R: Sì.

□

"è possibile utilizzare le funzioni lambda?"

R: Sì, ma in questo caso potrebbero venire richieste ulteriori domande su queste funzioni, con eventuali penalizzazioni.

Librerie/Classi

"È possibile scrivere delle librerie anziché usare solamente delle classi?"

R: Se necessario e motivabile sì.

Librerie/Classi

"È possibile scrivere delle librerie per alcune parti del codice, anziché usare solamente delle classi?"

R: Risposto ad una domanda precedente.

Numero I/O

"Il numero di input/output del circuito che si vuole simulare ed il numero di Flip-Flop deve essere inserito dall'utente o deve essere un numero "random"?"

R: Il numero di I/O e di flip-flop dipende dalla descrizione del circuito.

[]

"Le classi di estensione .hpp sono da fare solo in caso di classi template o si possono usare anche con classi standard?"

R: Convenzionalmente solo per le template.

Lettura nomi file

"La lettura del nome del file del circuito è da riga di comando. Poi però dopo la mini console in cui c'è da scegliere tra simulazione ed analisi, nel caso di simulazione viene richiesto un secondo file, che è il file di input. Anche quello deve essere inserito da riga di comando oppure è richiesto che venga digitato nella console?"

R: A vostra scelta.

Specifiche gruppi input vettoriali

"Non è chiaro come inserire input vettoriali nel programma. Le faccio un esempio:

Se associo

a = 0

b = 1

c[2] = {1,0}

Allora bisogna fare due simulazioni:

la prima con input 0,1,1 e la seconda con 0,1,0 ?

Potreste fare un esempio di file di input e spiegare cosa si intende per seconda uscita del flip-flop? Grazie "

R: i vettori sono segnali "paralleli" che condividono lo stesso nome ma si distinguono grazie all'indice, quindi, riferendosi all'esempio sottomesso, l'input è composto da 4 bit: uno da assegnare ad a, uno per b, uno per c[0] ed uno per c[1], es: 0010.

coni logici

"è da analizzare nel caso avessi un circuito del tipo :

$$x = (a \text{ OR } (\text{NOT } a)) \text{ AND } b$$

che x è dipendente esclusivamente b o bisogna analizzare solo quali input convergono a quel determinato output??"

R: Il simulatore non verifica eventuali semplificazioni dovute ad una non ottimale scrittura del circuito.

Aggiornamento FF

"Nel circuito di esempio (che allego) ci sono 2 FF

Il valore di ingresso del secondo dipende dall'uscita del primo


Quindi, quando si esegue il CLK, bisogna eseguire prima il FF1, visto che è stato definito prima del FF2, e poi successivamente il FF2, tenendo conto che ora il suo ingresso è cambiato, perchè appunto dipende dall'uscita del FF1 che si è appena modificata

Oppure

Bisogna, al colpo di CLK, eseguirli entrambi, prendendo come valore di ingresso per FF2 quello in questo istante, senza tener conto del fatto che dipenda in realtà da FF1?

Se l'opzione giusta è la seconda, allora come è possibile dare un uscita a FF2 al primo colpo di clock, visto che il suo ingresso dipende dall'uscita di FF1, che, per definizione, prima del primo colpo di clock, vale X (quindi indeterminata) ?"

<https://padlet-uploads.storage.googleapis.com/384702831/1253e4e25fdbd0aeae33e003466ae862/Immagine.png>



R: Ad ogni colpo di clock, un FF aggiorna il suo contenuto ma l'uscita è "stabile" dopo il colpo di clock.

Clock

"Da come è descritto l'utilizzo del clock, sembrerebbe che nel determinare l'output derivante da una sequenza di input (riga del file di input), bisogna:

1- settare gli ingressi con i valori della sequenza

2- dare un colpo di clock

3- stampare gli output risultanti

E' corretto?"

R: I circuiti sequenziali (e combinatori) sono stati argomento delle lezioni del corso.

Linea di Comando

"Quando si effettua l'acquisizione del nome del file da linea di comando potrebbe capitare che il nome del file non sia presente. In questo caso dovremmo terminare il programma o dovremmo acquisirlo da utente, successivamente?"

R: La gestione degli errori è a vostra scelta.

Esecuzione, lettura dei file di definizione dei circuiti.

"Al punto 3, viene richiesto: ""Il programma deve permettere all'utente di specificare, da riga di comando, il file di definizione del circuito. Dopo averlo letto e verificato la sua correttezza, un menù deve permettere all'utente di effettuare le seguenti operazioni... ""

Domanda1: I file di definizione in verilog dei circuiti che simuliamo devono essere ""randomici"" ovvero inventati da noi, oppure dobbiamo simulare delle porte logiche note?

Domanda2: In funzione di quanto chiesto nella domanda1, quando l'utente deve verificare la correttezza del file del circuito di cui ha richiesto il file di definizione, deve appunto verificare che corrisponda al codice Verilog relativo ad una porta AND, EXOR o qualsiasi essa sia, oppure cosa si intende per correttezza?"

R1: I file devono contenere una descrizione di circuiti combinatori o sequenziali. I componenti di questi circuiti possono sicuramente essere delle porte logiche note (AND, OR, NOT, XOR, XNOR, NAND, NOR).

R2: Il programma verifica la correttezza del circuito, controllando il file di input che contiene la descrizione del circuito e sia corretto semanticamente e sintatticamente. Fa parte della valutazione quanti e quali controlli fate.

Modalità composita

"Bisogna implementare la modalità composita anche nei primi due appelli di luglio? Dato che inizialmente viene specificato nell'organizzazione del sistema informativo che il simulatore può accettare la descrizione sia in modalità semplice che composita, mentre l'utilizzo della composita viene fatto solo nelle specifiche per settembre."

R: Sì, su singolo file, tutto insieme.

Precedenza Operatori Booleani

"Gli operatori booleani che compongono la definizione di un circuito devono avere l'uno la precedenza sull'altro?"

Su internet ho trovato questa precedenza: è corretta? NOT, AND, NAND, OR, XOR, XNOR, NOR"

R: Sono porte logiche, non operatori booleani.

Consegna

"Quali sono le date di consegna del progetto?"

R: Sono pubblicate di appello in appello.

□

"Nel file dei consumi, FF è unico o varia a seconda se si ha FF1 o FF2 ecc? "

R: Univoco esiste un solo tipo di FF.

Identificatori input-output

"Gli identificatori per gli input ed output nella descrizione del circuito devono essere delle singole lettere (es: 'x') oppure possono essere anche delle intere parole (es: ""in1"")?"

R: Possono essere intere parole.

Lettura file

"E consigliabile creare un'apposita classe che si occupi, nello specifico, della lettura del file contenente la descrizione dei circuiti? Ed in tal caso è preferibile aprire e chiudere il file all'interno della classe o, in ogni caso, è sempre ben indicato farlo nel main?"

R: La struttura del progetto dipende da voi.

Coni logici


"Nella parte di analisi si richiede per ciascun output l'insieme dei possibili input che lo definiscono. Per i circuiti sequenziali però un output dipende non solo dagli attuali ingressi ma anche da quelli precedenti all' ""attuale"" colpo di clock, per la presenza dei flip flop. Quindi, dobbiamo tener conto anche di ciò e specificare, non solo gli ""attuali"" valori di input che forniscono tale output, ma anche quelli precedenti che portano un'opportuno valore nei flip flop, oppure dobbiamo riferirci esclusivamente al primo colpo di clock, e indicare i valori che definiscono i possibili output solamente nell'istante iniziale?"

R: Risposto ad una domanda precedente.

Generazione dei circuiti

"La definizione dei circuiti seguendo l'esempio dato, non è univoca, infatti si possono creare due circuiti diversi a partire dalla stessa definizione, come nell'immagine allegata. Mentre da un punto di vista funzionale non cambia niente, in quanto gli output vengono risolti correntamente in entrambi i circuiti, nel caso del calcolo dell'analisi in potenza dissipata cambia la potenza dissipata, in quanto nel secondo circuito c'è una porta logica in più. Come ci dobbiamo comportare nella generazione del circuito?"

https://padlet-uploads.storage.googleapis.com/385812968/b055314ef76b2e01ed5f4a5635971c71/Circuito_domanda.png



R: Il circuito segue la descrizione del file di input.

Sintassi flip-flop completo

"Quale sigla è da associare all'uscita negata del flip-flop completo?"

R: Risposto ad una domanda precedente.

Uscita flip-flop negata

"Nel documento del progetto è scritto che occorre predisporre la possibilità di avere flip-flop con una uscita negata come potenziale collegamento; come viene indicato il collegamento a tale porta nel file contenente la descrizione del circuito?"

R: Risposto ad una domanda precedente.

[]

"Il file dei valori di input deve essere composto da un vettore di valori binari su ogni riga o deve essere organizzato ""secondo il formato"" del fil, quindi con dei numeri al posto dei nomi a, b, c, d[2]?"

R: Sì.

File generazione circuiti

"Ogni file deve contenere un SINGOLO circuito o ne può contenere più di uno. Per composizione di circuiti, si intende la composizione di due circuiti contenuti nello stesso file o su file diversi?"

R: Ogni file contiene un singolo circuito combinatorio o sequenziale oppure più circuiti se serve descrivere un circuito composito. In seguito, il circuito composito può essere su più file.

Struttura del file di descrizione

"Negli esempi sono presenti più keyword ""input""

Questo è in qualche modo correlato alla sequenza di operazioni logiche tra i vari input?

Ad esempio:

Input a, b

Input c

È scontato che debba avvenire prima un'operazione tra a e b e poi il risultato sarà combinato con c? "

R: No, l'ordine degli ingressi non è rilevante.

Linguaggio Verilog

"La struttura del file contenente le informazioni per la generazione del circuito ha un ordine ben preciso, o le keyword (e in particolare la keyword clk) possono avere un ordine variabile?

Es:

Nel file di esempio le keyword del circuito sequenziale si presentano nell'ordine :clk,input,input,output

Devono essere contemplati anche i casi del tipo:output,input,clk; input,clk,output?"

R: Risposto ad una domanda precedente.

Determinazione di un path

"Per poter effettuare un parsing dell'espressione booleana, la struttura da utilizzare sarebbe un albero? Ma in questo caso, non si dovrebbero usare librerie esterne?"

R: Scegliere come implementare il progetto è parte del vostro lavoro.

Lettura FILE

"Come bisogna leggere il file che contiene la descrizione del circuito? "

R: Con tutte le primitive del C++ che conoscete.

Precedenza operazioni logiche

"Bisogna tenere conto della precedenza delle operazioni logiche e quindi che con una operazione come "cORaANDb" devo fare prima "aANDb" e poi il risultato ORc o possiamo prendere come presupposto che un'operazione come nell'esempio venga scritta come: "cOR(aANDb)"? Oppure ancora nel caso in cui ho quell'operazione devo eseguire in ordine e quindi faccio "cORb" ed il risultato ANDb?

Infine, nel caso in cui debba considerare la precedenza delle porte logiche, come mi comporto con i flip-flop?"

R: Risposto ad una domanda precedente.

Precedenza operazioni logiche

"Bisogna tenere conto della precedenza delle operazioni logiche e quindi che con una operazione come "cORaANDb" devo fare prima "aANDb" e poi il risultato ORc o possiamo prendere come presupposto che un'operazione come nell'esempio venga scritta come: "cOR(aANDb)"? Oppure ancora nel caso in cui ho quell'operazione devo eseguire in ordine e quindi faccio "cORb" ed il risultato ANDb?"

Infine, nel caso in cui debba considerare la precedenza delle porte logiche, come mi comporto con i flip-flop?"

R: Risposto ad una domanda precedente.

Chiarimenti quantitativi

"Tutte le cose che non sono specificate nel pdf dobbiamo farle di nostra iniziativa (Quante porte dobbiamo usare per ogni circuito? quanti input? quanti circuiti semplici? quanti composti? quanti circuiti dobbiamo comporre? quanto è il consumo di ogni componente?)?"

R: Sì, sono le VOSTRE specifiche di progetto.

Cosa si intende per LOOP?

"In genere un loop inizia in un nodo e finisce in quel nodo, ma da come è descritto sembrerebbe essere semplicemente un percorso che dall'uscita va ad un ingresso, quindi non deve richiudersi?"


R: Risposto ad una domanda precedente.

Cosa si intende per circuiti sequenziali?

"Da come è descritto, un circuito sequenziale sembrerebbe essere semplicemente uno contenente almeno un flip flop..."

Eppure anche questo lo è, quindi non deve essere possibile farlo?"

<https://padlet-uploads.storage.googleapis.com/384702831/c84ea5263b63167ea8f8c2ea45cb86ca/Immagine.png>



R: Il circuito fornito non è sequenziale: è combinatorio perché non dipende da alcun clock ma dalle temporizzazioni a livello circuitale con cui sono implementate le porte logiche. Più in dettaglio, i circuiti sequenziali sono stati argomento del corso.

Porte Logiche

"Data la presenza di svariate porte logiche, è più sensato creare per ognuna di esse una sua sotto-classe o procedere realizzandone dei metodi dentro una classe?"

R: Non forniamo indicazioni.

Linee guida

"Si possono avere delle linee guida come gli scorsi anni, così da non rimanere sul vago? Con esempi concreti della struttura dei file, ad esempio"

R: Risposto ad una domanda precedente.

[]

"Sarebbe possibile avere degli esempi di file input (quindi come devono essere scritti effettivamente i vettori di input) ?

O possiamo scegliere liberamente la loro struttura?"

R: I vettori di input sono descritti con un esempio puntuale: 010 rappresenta una riga del file di input per un circuito con 3 segnali di input.

"A capo" nel file della descrizione del circuito

"Negli esempi di file di definizione dei circuiti non viene usato alcun punto e virgola per separare le istruzioni, ma semplicemente un a capo

Questa deve essere presa come regola o le istruzioni possono stare anche su una stessa riga, purchè separate da spazi (così come accade nel C con in ;)

Esempio:

input a,b

output c

è valido

deve esserlo anche:

input a,b output c

?"

R: il formato su cui basare le regole sintattiche è quello fornito: andare a capo è necessario dove lo vedete usato.

cout da una classe esterna al main

"Si può fare il cout da una classe esterna al main ad esempio all'interno di un costruttore altrimenti come posso fare per far ritornare un valore quando costruisco un oggetto?"

R: No.

[]

"Output parte di analisi? Dobbiamo scrivere su file o stampare a video?"

R: Entrambi (richiedere all'utente).

feedback circuiti combinatori

"Nella specifiche del progetto il feedback è vietato nella definizione del circuito combinatorio. Quindi un circuito definito ,ad esempio,nel seguente modo :

$x = a \text{ OR } x$

è da considerarsi non valido da quanto ho capito.

Tuttavia se avessi un circuito definito invece con questa notazione:

$x = a \text{ AND } b$

$y = c \text{ OR } x$

(a,b,c input ; x,y output)

è da considerarsi valido dato che non genera nessun loop interno oppure dobbiamo considerarlo come feedback nel senso di uscita riutilizzata come ingresso, in questo caso il segnale x ?"

R: Nell'esempio non vi è alcun loop... visto che x non dipende da y a suo volta legato a x...

[]

"Mettete linee guida per esempio : è consigliato fare una classe di etc.. e soprattutto esempi di input e output grazie."

R: L'output è a vostra discrezione, com'è fatta una singola riga di input è indicato nel testo del progetto.

definizione gates

"E' necessaria l'implementazione di tutti i tipi di gate (XAND, XOR, XNOT, NAND, NOR, etc.) o bastano solo i principali, quali AND, NOT e OR ?

Inoltre i gates devono essere definiti con solo due ingressi o possono avere n-ingressi ?"

R: Tutti i tipi di logic gates (AND, OR, NOT, NAND, NOR, XOR, XNOR) a 2 ingressi. Siete liberi di includere anche gates su più ingressi.

[]

"Potreste rispondere a tutte queste domande in una lezione video-registrata?"

R: Verba volant, scripta manent (https://it.wikipedia.org/wiki/Verba_volant,_scripta_manent)

Specifiche gruppi

"Si può avere qualche chiarimento in merito alla richiesta di input vettoriali delle specifiche gruppo?"

Inoltre, relativamente agli input da file ""classici"" è corretto un formato del tipo:

010

110

001

?"

R: Esattamente così.

□

"In merito all'implementazione di circuiti composti, si può specificare meglio cosa si intende? Solamente circuiti con un'unione di FF e porte logiche o altro? Non è molto chiaro."

R: I circuiti composti sono dei circuiti (combinatori o sequenziali) formati da componenti che possono essere sia porte logiche semplici, sia flip-flop, sia circuiti. E' fornito un esempio nel progetto.

Linee guida

"E' possibile avere delle linee guida come per gli scorsi anni?"

R: Non ci risulta che gli anni scorsi siano state fornite linee guida diverse da quanto detto più volte a lezione e ad esercitazione.

Feedback Circuiti Sequenziali


"E' specificato che i circuiti combinatori non devono avere feedback nella definizione, quindi quelli sequenziali possono avere retroazione.

Tuttavia, è anche specificato che i FlipFlop non ancora inizializzati hanno valore di uscita X, nè 0, nè 1 e che inoltre non devono possedere alcun meccanismo di set/reset

La retroazione però fa sì, per definizione, che l'ingresso del FF dipenda dalla sua uscita, e se questa vale X all'inizio (è indeterminata), lo sarà anche il suo ingresso e quindi come è possibile inizializzare il FF?

Allego un'immagine nel caso non mi fossi spiegato."

<https://padlet-uploads.storage.googleapis.com/384702831/528ecce19f7adce37a7667caa75a8924/Immagine.png>



$$FF1 = a \text{ AND } FF1$$

$$y = FF1$$

R: Il circuito in oggetto si resetta con uno 0. Ed è uno 0 fisso.

□

"Come si presenta il vettore del CLOCK?"

R: Non è presente alcun vettore di clk.

Una definizione deve prevedere la precedente definizione degli operandi usati in essa?

"Esempio:

$FF1 = a \text{ AND } b$

$y = FF1 \text{ OR } c$

è lecito

Deve esserlo anche:

$y = FF1 \text{ OR } c$

$FF1 = a \text{ AND } b$

?"

R: Sì, entrambe sono lecite.

□

"Il file contenente il codice in verilog, può contenere un punto e virgola alla fine di ogni riga?"

R: No, il formato è quello degli esempi.

□

"Per l'appello di luglio, l'implementazione di circuiti composti da più circuiti semplici, è necessaria?"

R: Sì, nella versione semplificata di tutto dentro un unico file di input.