Pontifícia Universidade Católica de Minas Gerais Instituto de Ciências Exatas e Computação Engenharia de Computação

PRIMEIRO TRABALHO DE SISTEMAS RECONFIGURÁVEIS

Alunos:

Alberto Magno Machado

Ana Luiza Diniz Santos

Pablo Marcelino Las-Cazas

Professor:

Francisco Garcia

SUMÁRIO SUMÁRIO

Sumário

1	Inti	rodução	4
2	Rec	quisitos do Projeto	5
	2.1	Requisitos Funcionais	5
3	Des	senvolvimento	7
	3.1	Implementação VHDL	7
	3.2	Organização dos Arquivos do Projeto	9
4	Tes	tes e Resultados	11
	4.1	Operações Aritméticas	11
	4.2	Operações Lógicas	12
	4.3	Rotações e Deslocamentos	13
	4.4	Bypass	14
5	Cor	nclusão	15

LISTA DE FIGURAS LISTA DE FIGURAS

Lista de Figuras

1	ULA	4
2	Operação ADD (op_sel = 0000): Soma sem carry-in	11
3	Operação ADDC (op_sel = 0001): Soma com carry-in	11
4	Operação SUB (op_sel = 0010): Subtração sem carry-in	11
5	Operação SUBC (op_sel = 0011): Subtração com carry-in	11
6	Operação AND (op_sel = 0100)	12
7	Operação OR (op_sel = 0101)	12
8	Operação XOR (op_sel = 0110)	12
9	Operação NOT (op_sel = 0111)	12
10	Operação RL (op_sel = 1000): Rotação para a esquerda	13
11	Operação RR (op_sel = 1001): Rotação para a direita	13
12	Operação RLC (op_sel = 1010): Rotação à esquerda via carry	13
13	Operação RRC (op_sel = 1011): Rotação à direita via carry	13
14	Operação SLL (op_sel = 1100): Deslocamento lógico à esquerda	13
15	Operação SRL (op_sel = 1101): Deslocamento lógico à direita	14
16	Operação SRA (op_sel = 1110): Deslocamento aritmético à direita	14
17	Operação PASS_B (op_sel = 1111): Passagem direta de b_in	14

LISTA DE TABELAS LISTA DE TABELAS

Lista de Tabelas

1	Operações aritméticas	5
2	Operações lógicas	5
3	Rotações e deslocamentos	6
1	Operação de hypass	6

1 Introdução

A arquitetura de sistemas digitais modernos exige componentes versáteis e eficientes para o processamento de dados. Dentre esses componentes, a Unidade Lógica e Aritmética (ALU – Arithmetic and Logic Unit) desempenha um papel central na execução de operações fundamentais como somas, subtrações, operações lógicas e manipulações de bits.




Figura 1: ULA

Este trabalho tem como objetivo o desenvolvimento de uma ALU de 8 bits utilizando a linguagem de descrição de hardware VHDL, respeitando os princípios de design digital combinacional. O projeto foi implementado no ambiente Quartus II 9.1sp2, sendo exclusivamente composto por código concorrente, sem a utilização de elementos sequenciais como flip-flops ou latches. A ALU implementada é capaz de realizar 16 operações distintas, incluindo operações aritméticas com e sem carry, operações lógicas bit a bit, rotações e deslocamentos.

O relatório está organizado da seguinte forma: na seção 2 são apresentados os requisitos do projeto; a seção 3 descreve o desenvolvimento da ALU, incluindo decisões de projeto e trechos de código relevantes; a seção 4 detalha os testes realizados e os resultados obtidos; por fim, a seção 5 apresenta as considerações finais.

2 Requisitos do Projeto

O presente trabalho tem como finalidade o desenvolvimento de uma Unidade Lógica e Aritmética (ALU) descrita em VHDL, operando com palavras de 8 bits e implementada de forma totalmente combinacional. O projeto deve ser implementado e simulado utilizando exclusivamente a versão 9.1sp2 do software Quartus II. A seguir, são apresentados os requisitos funcionais e técnicos que a ALU deve atender.

2.1 Requisitos Funcionais

A ALU deve ser capaz de realizar 16 operações distintas, conforme o valor de entrada de seleção de operação (op_sel[3..0]), agrupadas em:

Operações Aritméticas

op_sel	Mnemônico	Descrição
0000	ADD	Soma sem carry-in: $r_out = a + b$
0001	ADDC	Soma com carry-in: $r_out = a + b + c_in$
0010	SUB	Subtração sem carry-in: $r_out = a - b$
0011	SUBC	Subtração com carry-in: $r_out = a - b - c_in$

Tabela 1: Operações aritméticas

Operações Lógicas

op_sel	Mnemônico	Descrição
0100	AND	AND lógico bit a bit: $r_out = a \wedge b$
0101	OR	OR lógico bit a bit: $r_out = a \lor b$
0110	XOR	XOR lógico bit a bit: $r_out = a \oplus b$
0111	NOT	Complemento bit a bit: $r_out = \sim a$

Tabela 2: Operações lógicas

Rotações e Deslocamentos

op_sel Mnemônico l		Descrição
1000 RL R		Rotação à esquerda: $r_out = a[60], a[7]$
1001 RR Rotação à direita: $r_out = a[0], a[71]$ 1010 RLC Rotação à esquerda via carry: $r_out = a[6.$		Rotação à direita: $r_out = a[0], a[71]$
		Rotação à esquerda via carry: $r_out = a[60], c_in$
1011	RRC	Rotação à direita via carry: $r_out = c_in, a[71]$
1100	SLL	Deslocamento lógico à esquerda: $r_out = a[60], 0$
1101	SRL	Deslocamento lógico à direita: $r_out = 0, a[71]$
1110	SRA	Deslocamento aritmético à direita: $r_out = a[7], a[71]$

Tabela 3: Rotações e deslocamentos

Bypass

op_sel	Mnemônico	Descrição	
1111	PASS_B	Passa o valor de b_in diretamente: $r_out = b$	

 ${\bf Tabela~4:~Operação~de~bypass}$

3 Desenvolvimento

A ALU foi implementada utilizando a linguagem VHDL, respeitando a estrutura combinacional exigida no projeto, sem o uso de elementos sequenciais como *flip-flops* ou *latches*.

3.1 Implementação VHDL

A seguir, apresenta-se a declaração da entidade alu, incluindo as portas de entrada e saída:

```
LIBRARY ieee;
  USE ieee.std_logic_1164.all;
   USE ieee.numeric_std.all;
3
   ENTITY alu IS
     PORT (
6
       -- Entradas
       a_in : IN STD_LOGIC_VECTOR(7 DOWNTO 0);
       b_in : IN STD_LOGIC_VECTOR(7 DOWNTO 0);
                                                    -- Operando B
9
       c_in : IN STD_LOGIC;
                                                    -- Carry-in
       op_sel : IN STD_LOGIC_VECTOR(3 DOWNTO 0); -- Operacao Selecionada
11
12
       -- Saidas
13
       r_out : OUT STD_LOGIC_VECTOR(7 DOWNTO 0); -- Resultado
14
       c_out : OUT STD_LOGIC;
                                                   -- Carry/Borrow
       z_out : OUT STD_LOGIC;
                                                   -- Indicador de Zero
16
       v_out : OUT STD_LOGIC
                                                   -- Indicador de Overflow
17
    );
  END ENTITY;
```

Listing 1: Declaração da entidade alu

A seguir, são apresentados os sinais internos utilizados na arquitetura:

```
ARCHITECTURE arch OF alu IS

SIGNAL temp_soma : STD_LOGIC_VECTOR(8 DOWNTO 0); -- Resultado da soma

SIGNAL temp_sub : STD_LOGIC_VECTOR(8 DOWNTO 0); -- Resultado da subtracao

SIGNAL temp_r : STD_LOGIC_VECTOR(7 DOWNTO 0); -- Resultado final
```

Listing 2: Declaração dos sinais internos

A implementação das operações de soma e subtração com e sem carry pode ser vista abaixo:

```
-- Calculo da Soma (ADD e ADDC)
     temp_soma <=
2
     STD_LOGIC_VECTOR(unsigned('0' & a_in) + unsigned('0' & b_in)) WHEN op_sel = "0000" ELSE
     STD_LOGIC_VECTOR(unsigned('0' & a_in) + unsigned('0' & b_in) + 1) WHEN op_sel = "0001"
         ELSE
     (others => '0');
5
6
     -- Calculo da Subtracao (SUB e SUBC)
     temp_sub <=
     STD_LOGIC_VECTOR(unsigned('0' & a_in) - unsigned('0' & b_in)) WHEN op_sel = "0010" ELSE
9
     STD_LOGIC_VECTOR(unsigned('0' & a_in) - unsigned('0' & b_in) - 1) WHEN op_sel = "0011"
10
         ELSE
     (others => '0');
```

Listing 3: Cálculo de soma e subtração

As 16 operações são selecionadas por meio da diretiva with...select, conforme segue:

```
WITH op_sel SELECT
       temp_r <=
2
3
         temp_soma(7 DOWNTO 0) WHEN "0000", -- ADD
         temp_soma(7 DOWNTO 0) WHEN "0001", -- ADDC
         temp_sub(7 DOWNTO 0) WHEN "0010", -- SUB
5
         temp_sub(7 DOWNTO 0) WHEN "0011", -- SUBC
7
         a_in AND b_in WHEN "0100", -- AND
         a_in OR b_in WHEN "0101", -- OR
         a_in XOR b_in WHEN "0110", -- XOR
10
         NOT a_in WHEN "0111",
11
         a_in(6 DOWNTO 0) & a_in(7) WHEN "1000", -- RL
13
         a_in(0) & a_in(7 DOWNTO 1) WHEN "1001", -- RR
         a_in(6 DOWNTO 0) & c_in
                                    WHEN "1010", -- RLC
15
         c_in & a_in(7 DOWNTO 1)
                                    WHEN "1011", -- RRC
16
         a_in(6 DOWNTO 0) & '0'
                                    WHEN "1100", -- SLL
         '0' & a_in(7 DOWNTO 1)
                                    WHEN "1101", -- SRL
18
         a_in(7) & a_in(7 DOWNTO 1) WHEN "1110", -- SRA
19
         b_in WHEN "1111";
                                                  -- PASS_B
```

Listing 4: Bloco de seleção de operações da ALU

A lógica de atribuição do sinal **c_out** considera o tipo de operação realizada:

```
-- Saida de Carry/Borrow

c_out <=

temp_soma(8) WHEN (op_sel = "0000" OR op_sel = "0001") ELSE -- Carry da ADD/ADDC

NOT temp_sub(8) WHEN (op_sel = "0010" OR op_sel = "0011") ELSE -- Borrow da SUB/SUBC

a_in(7) WHEN (op_sel = "1000" OR op_sel = "1010" OR op_sel = "1100") ELSE -- Rotacao/

Deslocamento a esquerda

a_in(0) WHEN (op_sel = "1001" OR op_sel = "1011" OR op_sel = "1101" OR op_sel = "1110")

ELSE -- Rotacao/Deslocamento a direita

'0';
```

Listing 5: Atribuição de c_out

O sinal z_out é ativado quando o resultado da operação é igual a zero:

```
-- Saida de Zero

z_out <= '1' WHEN temp_r = "00000000" ELSE '0'; -- Recebe 1 quando o resultado final e
zero, caso contrario, recebe 0
```

Listing 6: Atribuição de z_out

A lógica de v_out detecta overflow nas operações aritméticas:

```
-- Saida de Overflow

v_out <=

-- Overflow na Soma

((NOT a_in(7) AND NOT b_in(7) AND temp_r(7)) OR (a_in(7) AND b_in(7) AND NOT temp_r(7)))

WHEN (op_sel = "0000" OR op_sel = "0001") ELSE

-- Overflow na Subtracao

((a_in(7) AND NOT b_in(7) AND NOT temp_r(7)) OR (NOT a_in(7) AND b_in(7) AND temp_r(7)))

WHEN (op_sel = "0010" OR op_sel = "0011") ELSE

'0';
```

Listing 7: Atribuição de v_out

A saída principal da ALU é atribuída com o valor de temp_r:

```
-- Atribuicao final da saida

r_out <= temp_r;

END arch;
```

Listing 8: Atribuição final da saída r_out

3.2 Organização dos Arquivos do Projeto

O projeto foi salvo no diretório E1_ALU/ALU, contendo os seguintes arquivos principais:

- alu.vhd: código-fonte VHDL da ALU, com estrutura combinacional.
- alu.vwf: arquivo de forma de onda (Waveform File), utilizado para simulação no Quartus II.
- Relatórios de compilação: arquivos com extensão .rpt, .summary, .sof, .pof, entre outros, gerados automaticamente pelo ambiente de desenvolvimento Quartus II durante a síntese e análise do projeto.
- alu.sim.rpt: relatório contendo os resultados das simulações funcionais realizadas sobre o circuito.
- alu.done: arquivo que indica a compilação bem-sucedida do projeto.

4 Testes e Resultados

Após a implementação da ALU, foram realizados testes para cada uma das 16 operações especificadas. As simulações foram feitas utilizando o editor de formas de onda (VWF) do Quartus II, com diferentes valores de entrada para os sinais a_in, b_in, c_in e op_sel. Cada teste resultou em uma imagem capturada da simulação, localizada na pasta Testes/ do projeto.

A seguir, são apresentados os resultados obtidos em cada operação, com a respectiva análise.

4.1 Operações Aritméticas




Figura 2: Operação ADD (op_sel = 0000): Soma sem carry-in

Nesta simulação, observa-se que o valor de r_out corresponde corretamente à soma de a_in e b_in. O sinal c_out indica a ocorrência (ou não) de carry, e v_out sinaliza overflow quando aplicável.




Figura 3: Operação ADDC (op_sel = 0001): Soma com carry-in

Neste caso, o bit de carry-in (c_in) é adicionado ao resultado, afetando tanto o valor de saída quanto o c_out final.



Figura 4: Operação SUB (op_sel = 0010): Subtração sem carry-in

A subtração simples de a_in menos b_in é realizada, e o c_out representa o borrow.




Figura 5: Operação SUBC (op_sel = 0011): Subtração com carry-in

A subtração considera o carry-in como um decrementador adicional, afetando o resultado final e os sinais auxiliares.

4.2 Operações Lógicas




Figura 6: Operação AND (op_sel = 0100)

A saída corresponde ao resultado do AND bit a bit entre os operandos a_in e b_in. O sinal z_out indica se o resultado foi nulo.




Figura 7: Operação OR (op_sel = 0101)

Operação OR bit a bit entre os dois operandos, útil para ativar bits em paralelo.




Figura 8: Operação XOR (op_sel = 0110)

Realiza o XOR bit a bit, com o sinal de zero sendo ativado se todos os bits da saída forem '0'.




Figura 9: Operação NOT (op_sel = 0111)

Complementa todos os bits de a_in, ignorando b_in e c_in.

4.3 Rotações e Deslocamentos

	Valu			Q ns 30	I.O ns 40.0 ns
Name	10.0	10.1	Ons		
∄ a_in	Н	37	10	70	X 96
b_in	н	10	F7	χ 90	32
c_in	В				
op_sel	B 1		10	000	
T_out	Н	6E	20	X E0) 2D
c_out	В				
v_out	В				
z_out	В				

Figura 10: Operação RL (op_sel = 1000): Rotação para a esquerda

Rotaciona os bits de a_in para a esquerda, com o bit mais significativo indo para a posição menos significativa.




Figura 11: Operação RR (op_sel = 1001): Rotação para a direita

Rotação simples para a direita, levando o LSB para o MSB.




Figura 12: Operação RLC (op_sel = 1010): Rotação à esquerda via carry

Aqui, o bit de carry-in é inserido como LSB, e o MSB de a_in torna-se o c_out.




Figura 13: Operação RRC (op_sel = 1011): Rotação à direita via carry

Similar à RLC, mas rotacionando para a direita. O carry-in ocupa o MSB, e o LSB vira c_out.




Figura 14: Operação SLL (op_sel = 1100): Deslocamento lógico à esquerda

Desloca os bits à esquerda e insere zero no LSB.




Figura 15: Operação SRL (op_sel = 1101): Deslocamento lógico à direita

Desloca os bits à direita, preenchendo o MSB com zero.




Figura 16: Operação SRA (op_sel = 1110): Deslocamento aritmético à direita

Mantém o bit de sinal (MSB) ao deslocar bits à direita.

4.4 Bypass




Figura 17: Operação PASS_B (op_sel = 1111): Passagem direta de b_in

Nesta operação, o valor de b_in é passado diretamente para a saída r_out, ignorando a_in e c_in.

5 Conclusão

O desenvolvimento de uma Unidade Lógica e Aritmética (ALU) de 8 bits utilizando a linguagem VHDL permitiu consolidar conhecimentos teóricos e práticos relacionados à lógica digital, à modelagem de hardware e ao uso do ambiente de desenvolvimento Quartus II.

A implementação foi conduzida de forma estruturada, respeitando os requisitos propostos, com a construção de um circuito totalmente combinacional e a aplicação de técnicas de codificação concorrente. A ALU resultante foi capaz de executar corretamente as 16 operações especificadas, incluindo funções aritméticas, lógicas, rotações e deslocamentos, além de sinalizar adequadamente os estados de carry, zero e overflow.

As simulações realizadas confirmaram a conformidade do comportamento funcional do projeto com as especificações fornecidas. O uso de arquivos de forma de onda (.vwf) e os relatórios de simulação evidenciaram que todas as operações foram validadas com sucesso.

REFERÊNCIAS REFERÊNCIAS

Referências

Witscad. $Arithmetic\ Logic\ Unit\ Design$. Disponível em: $\langle https://witscad.com/course/computer-architecture/chapter/arithmetic-logic-unit-design \rangle$.

Staff. VHDL References Manual. Disponível em: $\langle \text{https://staff.fysik.su.se/} \sim \text{silver/digsyst/vhdl_ref.pdf} \rangle$

Intel Corporation. Quartus II Handbook, Version 9.1sp2.