COMPUTACIÓN DISTRIBUÍDA

LABORATORIO 1

(Las respuestas deben ser argumentadas)

Plantilla: http://ewh.ieee.org/sb/argentina/comahue/ed3/html/trabajos/Plantilla rate.doc

- Considere una aplicación de procesamiento de imágenes que consiste de diez procesos: un proceso de entrada, un proceso de salida y ocho procesos de cómputo. La tarea de entrada tiene que completarse antes que inicien las tareas de procesamiento. Similarmente, las tareas de procesamiento tienen que completarse antes de que inicie la tarea de salida. Cada una de las 10 tareas toma una unidad de tiempo. Existe un solo dispositivo de entrada y uno solo de salida
- a) ¿Cuál es el máximo speedup que se puede lograr con este problema cuando se utilizan dos procesadores?.
- b) ¿Cuál es la eficiencia de la solución propuesta?
- c) ¿Cuál es la cota superior del speedup que se logra con esta aplicación cuando se utiliza una computadora paralela?
- 2. El ejercicio requiere que los estudiantes argumenten la solución al problema, pueden consultar en bibliografía adicional y asumir datos razonables en caso que no sean mencionados en el ejercicio.

Un procesador vectorial con pipeline extiende a la CPU tradicional con registros que pueden almacenar un vector de números de punto flotante e instrucciones que manejan vectores. Por ejemplo, un doble ciclo

```
for i := 1 to 64 do
for j := 1 to 64 do
Y[k,j] := a * X[i,j] + Y[k,j];
```

Podría implementarse mediante el código

```
\begin{array}{l} R1 := 0 \\ R2 := 0 \\ R3 := k*N \qquad ; N \ es \ el \ largo \ de \ fila. \\ \text{for } i := 1 \ to \ 64 \ do \\ LV \qquad V2, X(R1) \qquad ; \text{cargar fila de } X \ (R1 \ es \ i*N). \\ \text{MULTSV } V3, a, V2 \qquad ; \text{multiplicar cada elemento por a.} \\ LV \qquad V1, Y(R2) \qquad ; \text{cargar la } k\text{-}\text{esima fila de } Y \ (R2 \ es \ k*N). \\ \text{ADDV } V4, V3, V1 \qquad ; \text{suma } Y[i] \ y \ a*X[i]. \\ \text{SV } \qquad V4, Y(R3) \qquad ; \text{guarda el vector en el array } Y. \\ R1 := R1 + N \\ R2 := R2 + N \\ \text{end do} \end{array}
```

La arquitectura vectorial clásica surgió con la Cray 1 (1976), y existieron muchos diseños posteriores exitosos por parte de Cray y otros, incluyendo el NEC SX-6 usado en el Earth Simulator, la máquina paralela más potente del mundo en 2005. Las principales ventajas del procesamiento vectorial de registros e instrucciones se relacionan con la eficiencia del procesamiento de pipeline y la capacidad de explotar el acceso a memoria.



Figura 1: El supercomputador Cray-1 (Laboratorio Nacional de Los Álamos, USA).

Suponga que se dispone de una computadora vectorial que permite acelerar los cálculos unas 20 veces (en promedio) con respecto a una ejecución normal (secuencial) cuando se utiliza el modo vectorial.

- a. ¿Qué porcentaje de código "vectorizable" se necesita para alcanzar un speedup de 2 en la ejecución de una aplicación paralela?
- b. Estudios estadísticos han mostrado que el porcentaje de código vectorizable es de 70% para un determinado tipo de programas relevantes en las investigaciones en estudio. Se plantea la posibilidad de modificar el hardware vectorial para duplicar su desempeño efectivo (mejorar en un factor de 40 el tiempo de ejecución de código paralelizable), pero con un costo de inversión elevado. Como alternativa, se sugiere invertir un valor razonable en adquirir un compilador que podría mejorar levemente el porcentaje de vectorización de aplicaciones típicas. ¿Qué incremento en el porcentaje de vectorización sería necesario para obtener la misma mejora de desempeño que si se adquiriera la nueva arquitectura de hardware? ¿Qué inversión sugeriría como más razonable en términos de costo y desempeño?
- c. Grafique los valores máximos de speedup en función del porcentaje de código vectorizable y comente los resultados.

BIBLIOGRAFÍA:

[1] https://www.fing.edu.uy/inco/cursos/hpc/material/clases/Tema4-2017.pdf