
DESCRIPCIÓN DE LA MODIFICACIÓN

En esta práctica se continua el trabajo iniciado en la segunda sesión previa. El objetivo es plantear una modificación del camino de datos propuesto en esa actividad junto con los cambios correspondientes en el juego de instrucciones. Se realizará una simulación de una unidad de control generando las señales que emitiría durante la ejecución de un programa ejemplo propuesto. El nuevo camino de datos es el siguiente:



El camino de datos se diferencia del original en que podremos incrementar el PC en 1 o 2 unidades. La idea es que vamos a tener dos nuevas instrucciones **skipeq** y **skipne** que saltarán la siguiente instrucción (PC <- PC + 2) en función de la línea z que sale de la ALU (sustituyendo en el repertorio a las instrucciones jz y jnz). Para poderlas implementar hemos también eliminado el biestable FFZ conectado a la salida de la ALU, ya que en el mismo ciclo debe realizarse una resta y obtener el resultado del bit z de la ALU.

Instrucciones de salto condicional (SKIP): Opcode de 4 bits (15-12), campo de primer registro operando de 4 bits (11-8, RA1), campo de segundo registro operando de 4 bits (7-4, RA2). En los bits sobrantes pondremos "0001", lo que nos permitirá detectar errores en caso de que estemos realizando mal el control de estas instrucciones. En lugar de implementar un salto condicional al uso, nuestra CPU implementará instrucciones de "skip", que lo que hacen es saltarse la siguiente instrucción si se cumple la condición. Este tipo de instrucciones realizan una resta entre los dos operandos en binario puro, por lo que deberemos indicarle a la ALU que reste (ALUOp = 3'b011), aunque asegurándonos de deshabilitar la escritura en el banco de registros para evitar efectos colaterales (we3 = 0). Después comprueban el valor del flag z. Tenemos dos saltos diferentes:

SKIPEQ: Saltará si los dos registros son iguales, es decir si el flag de cero (zero) vale 1 tras la resta.

SKIPNE: Saltará si los dos registros no son iguales, es decir si el flag de cero (zero) vale 0 tras la resta.

Práctica 2: simulación de la unidad de control de una CPU simple

En los casos en los que se cumpla la condición, debemos asegurarnos de que la señal s_inc esté a uno, para escoger la entrada del multiplexor que trae el incremento; y que la señal s_skip esté a uno, para sumarle dos unidades al PC, en lugar de una.

La siguiente tabla describe tanto la codificación (tal como aparecería en memoria de programa) como el funcionamiento de cada una de las instrucciones, incluyendo las dos nuevas. En la tabla se usan las abreviaturas siguientes- X: valores arbitrarios, C: bits de una constante, D: bits del destino de un salto, Op: señales de selección de operación de la ALU, R1: bits índice del registro primer operando, R2: igual para el registro segundo operando y Rd: igual que los casos anteriores pero para el registro destino.

Instrucción	15	14	13	12	11	10	09	08	07	06	05	04	03	02	01	00
No Operación (nop)	0	0	0	0	0	0	Х	Х	Х	Х	Х	Х	Х	Х	Х	Х
Opcode de 6 bits (15-10). Esta	instru	uccić	n nc	real	iza r	ingu	na a	cciór	ı visil	ble a	l pro	gran	nado	r salv	о ра	sar
a la siguiente instrucción provo	cand	o qu	e el ı	nuev	o PC	sea	el PC	actu	ual ir	ıcrer	nent	ado (en 1.			
Carga inmediata (li)	0	0	0	1	С	С	С	С	С	С	С	С	Rd	Rd	Rd	R d
Opcode de 4 bits (15-12), cons	tante	inm	nedia	ita de	e 8 b	its (1	1-4)	у са	mpo	de r	egist	ro d	e des	stino	de 4	ŀ
bits (3-0) indicando el índice de	el reg	istro	dest	ino (WA3	s) do	nde s	se es	cribir	á la	cons	tante	e sier	npre	que	el
multiplexor que provee el dato	a esc	cribir	teng	ga la	entra	ada s	_inm	n a l								
Salto incondicional (j)	0	0	1	0	0	0	D	D	D	D	D	D	D	D	D	D
Opcode de 6 bits (15-10) y los	10 bi	its re	stan	tes (9	9-0) s	serár	ı el n	uevo	PC s	si el 1	multi	iplex	or qu	ie co	ntrol	la
la entrada al PC tiene su entrad	a de	sele	cciór	n s_ir	nc a d	cero.	En la	as ins	struc	cione	es qu	ie no	sear	า salt	OS,	
s_inc se pondrá a 1 provocando	que	el n	uevo	PC:	sea e	I PC	actu	al ind	crem	enta	ido e	n 1.				
Operación aritm./lógica (add,)	1	0p	0p	0p	R1	R1	R1	R1	R 2	R2	R2	R2	Rd	Rd	Rd	Rd
Opcode de 4 bits (15-12, de la	os cu	ales	14-1	12 re	pres	enta	n la	seña	l de	cont	rol C)p q	ue se	e env	iará	a la
ALU), campo índice de primer re	egistr	о ор	eran	do d	e 4 b	oits (]	l 1-8,	RA1), car	npo	índio	ce de	segi	undo	regi	stro
operando de 4 bits (7-4, RA2)	у са	mpo	ind	ice d	le re	gistro	o de	dest	ino d	de 4	bits	(3-0), WA	43) d	onde	e se
almacenará el resultado (siemp	ore q	jue e	el mu	ıltipl	exor	teng	ga <mark>s</mark> _	inm	а се	ro). I	Estas	inst	rucc	iones	son	las
únicas que deben afectar al flaç	g de d	cero	Z.													
		I	NSTR	UCC	ONE	S NU	EVAS									
skip condicional si iguales																
(skipeq)	0	0	1	1	R1	R1	R1	R1	R2	R2	R2	R2	0	0	0	1
Opcode de 4 bits (15-12)), ca	mpo	índi	ice d	e pri	mer	regi	stro o	opera	ando	de	4 bit	s (1	1-8,	RA1)	, can	npo
índice de segundo registro ope	-			-		_		-								-
R1-R2 (ALUOp = 3'b011) , y en c	aso d	le sei	r (z=]	l en l	a ALI	J), se	incr	eme	ntará	el P	C<-P	C+2,	en c	aso c	ontra	ario,
se incrementará PC<-PC+1. Deb																
skip condicional si no iguales													_			
(skipne)	0	1	0	0	R1	R1	R1	R1	R2	R2	R2	R2	0	0	0	1
Opcode de 4 bits (15-12)), ca	mpo	índi	ice d	e pri	mer	regi	stro o	opera	ando	de	4 bit	s (1	1-8,	RA1)	, can	npo
índice de segundo registro ope	rand	o de	4 b	its (7	'-4, F	RA2),	4 bi	ts cc	n "0	001	' (3-0)). Se	real	izará	la re	esta
R1-R2 (ALUOp = 3'b011) , y en c	aso o	le sei	r (z=C	en l	a ALI	J), se	incr	eme	ntará	el P	C<-P	C+2.	en c	aso c	ontra	orio
													0	450 C	Officia	ario,
se incrementará PC<-PC+1. Deb	e ter	nerse	en c	cuen [.]	ta no									450 C	Officia	ario,

TAREAS A REALIZAR: SIMULACIÓN DE LA UNIDAD DE CONTROL A MODO DE TESTBENCH

a) Estudiar y familiarizarse con el funcionamiento de los módulos suministrados: ALU, Banco de registros, multiplexores, etc. Realizar un nuevo módulo microc que represente el camino de datos dibujado más arriba, con la siguiente definición de interfaz:

Práctica 2: simulación de la unidad de control de una CPU simple

module microc(**output wire [5:0]** Opcode, **output wire** z, input wire clk, reset, s_inc, s_inm, we3, s_skip, **input wire [2:0]** Op);

b) Codificar el programa de abajo en el fichero progfile.dat, usando la tabla de codificación.

```
0x0000
               jmp Start
0x0001
               nop
0x0002
               nop
0x0003
               nop
0x0004
               nop
0x0005 Start:
               li
                   10, R2
                                ;Registro destino del cálculo
0x0006
               li
                   4, R1
                               ;Número de iteraciones
                   7, R3
0x0007
               li
                               ;Valor a sumar a destino de cálculo
                   1, R4
8000x0
               li
                               ;Decremento unidad
0x0009 Iter:
               add R2, R3, R2; R2 + R3 -> R2
               sub R1, R4, R1; R1 - R4 -> R1
0x000A
0x000B
               skipeq R1,R4
               jmp Iter
0x000C
0x000D Fin:
               jmp Fin
```

c) Completar un fichero testbench a partir de la estructura en el fichero microc_tb.v, que contenga código de la simulación de la emisión de las señales de control correspondientes a la ejecución del programa anterior. Partiendo del flujo de ejecución de las instrucciones del programa (realizar una traza para ello), en el testbench iremos generando los valores de las señales de control de cada instrucción a ejecutar como si provinieran de la unidad de control (no es necesario crear un módulo específicamente para la unidad de control). Deberemos seguir la ejecución del programa hasta llegar a ejecutar un par de iteraciones del bucle infinito final, emitiendo cada vez los valores de las señales de control correspondientes. Para hacer realista la simulación, supondremos que en la primera mitad del ciclo de reloj la unidad de control estaría ocupada decodificando la instrucción y que las señales de control se emitirían a partir de la mitad del ciclo hasta su fin, en el que recomienza el ciclo de la siguiente instrucción. Esto se conseguirá mediante la introducción de los retardos adecuados. Visualizar su correcto funcionamiento con el Gtkwave, verificando que el PC evoluciona como estaba previsto en la traza.

ENTREGA

Al final de la sesión, después de haber mostrado los resultados a los profesores para su evaluación, se deberá entregar en la tarea del Campus Virtual creada para ello los ficheros microc.v, y microc_tb.v, así como cualquier fichero necesario para su funcionamiento y comprobación. Indicar en cada uno de los ficheros Verilog los nombres de los autores (máximo dos personas).