# پیش گزارش آزمایش ۴ آز مدار منطقی

علی دهقانی ، ماهان بیهقی دانشگاه صنعتی شریف

## نام آزمایش

شيفت رجيسترها

## اهداف آزمایش

پیاده سازی یک شیفت رجیستر با تراشه ۷۴۹۵


## شرح آزمایش

#### لیست تراشه ها و قطعات مورد نیاز


تراشه ۷۴۹۵ ، مالتی پلکسر های ۲ به ۱

## شرح آزمایش

شکل اتصالات داخلی تراشه ۷۴۹۵ در شکل ۱ مشخص شده است. از این تراشه میتوان برای ساخت یک شیفت رجیستر با ورودی های موازی و سریال استفاده کرد. همچنین خروجی شیفت رجیستر میتواند به صورت موازی باشد یعنی این تراشه در کل یک شیفت رجیستر PIPO به شمار میرود که قابلیت خروجی سریال را هم دارد. شمارنده جانسون یا یا شمارنده حلقه هم نوعیِ شمارنده سنکرون متشکل از  $\mathbf{n}$  فلیپ فلاپ $\mathbf{D}$  میباشد که ورودی اولین فیپ فلاپ ، از نات خروجی اخرین فلیپ فلاپ خواهد بود. شکل یک شمارنده حلقه  $\mathbf{r}$  بیتی و جدول زمانی آن در شکل  $\mathbf{r}$  مشخص شده است.



شكل ١: اتصالات داخلي تراشه



QA QB Qc 0 0 0 0 0 0 1 1 1 1 1 0 0 1 1 0 0 1 repeat


شكل ٢: شمارنده حلقه ٢ بيتي

## مراحل آزمایش و مدارات


- برای قرار دادن مدار در حالت اولیه ۱۰۱۰ کافی است در مدار شکل  $\pi$  ، کلید PE فعال باشد و با دادن ورودی ۱۰۱۰ به پایه های A تا D ، شیفت رجیستر را به طور موازی پر کنیم.
- برای تغییر جهت شیفت رجیستر ، کافی است کلاک مربوط به شیفت راست را فعال کنیم و خروجی های هر  $Q_i$  را به ورودی فلیپ فلاپ قبلی متصل کنیم.
- مطابق شکل مربوط به شمارنده جانسون ، کافی است با دادن ورودی  $Q'_D$  به اولین فلیپ فلاپِ D ، یک شمارنده حلقه P بیتی تشکیل دهیم.
- برای تبدیل شیفت رجیستر ۴ بیتی به شیفت رجیستر دوطرفه ، کافی است هر خروجی به ورودی قبلی خود یعنی  $Q_{i-1}$  متصل باشد. پس باید یکی از ورودی های مالتی پلکسر ورودی هر فلیپ فلاپ باشد (توجه داریم ساختار انتخاب شده برای ورودی های فلیپ فلاپ های مدار ، معادل مالتی پلکسر های ۲ به ۱ هستند). حال با تغییر مقدار پایه کنترلی mode (پایه ۶) میتوان همزمان کلاک مدار و جهت شیفت و ورودی های هر فلیپ فلاپ را تعیین کرد.
- برای طراحی مدار تشخیص دهنده الگو ها کافی است خروجی های شیفت رجیستر به طور موازی بررسی شوند و در نهایت با جمع مینترم های معادل ، یک گیت or خروجی را نشان دهد. با توجه به الگوهای خواسته شده کافی است جمع مینترم های ۱ ، ۲ ، ۱۳ و ۱۴ را به عنوان خروجی مدار تشخیص دهنده قرار دهیم. خروجی های فلیچ فلاپ ها و مینترم های گفته شده در شکل ۳ مشخص اند.

### نتايج مورد انتظار


انتظار میرود با داشتن یک پالس ژنراتور ، دنباله اعمال ورودی پس از حداکثر تعداد ۴ پالس کامل(با توجه به رفتار فلیپ فلاپ ها) در خروجی نمایش داده شوند.



شكل ٣: مدار تشخيص دهنده الگوها



شکل ۴: مدار پیشنهادی برای شیفت رجیستر یک طرفه



شکل ۵: مدار پیشنهادی برای شیفت رجیستر دو طرفه

#### **Dual-In-Line Package** OUTPUTS CLOCK 2 CLOCK 1 L-SHIFT OD R-SHIFT (LOAD) $Q_A$ VCC $Q_{B}$ 12 11 14 13 10 $Q_{\mathsf{B}}$ $Q_{C}$ CK1 CK2 SERIAL INPUT D MODE SERIAL INPUT D MODE GND INPUTS

شکل ۶: تراشه ۷۴۹۵

#### **Function Table**

Inputs								Outputs			
Mode Control	Clocks		Serial	Parallel				Q <sub>A</sub>	Q <sub>B</sub>	Qc	QD
	2(L)	1(R)	John	A	В	С	D	G <sub>A</sub>	αB	⊶C	жD
Н	Н	Х	Х	Х	X	Х	X	Q <sub>A0</sub>	Q <sub>B0</sub>	Q <sub>C0</sub>	Q <sub>D0</sub>
Н	↓	X	X	a	b	C	d	a	b	C	d
Н	l i	X	X	Q <sub>B†</sub>	$Q_{C\dagger}$	$Q_{D\dagger}$	d	Q <sub>Bn</sub>	$Q_{Cn}$	$Q_{Dn}$	d
L	L	Н	X	X	X	X	X	Q <sub>A0</sub>	Q <sub>B0</sub>	$Q_{C0}$	$Q_{D0}$
L	X	1	Н	X	X	X	X	H	Q <sub>An</sub>	$Q_{Bn}$	Q <sub>Cn</sub>
L	X	Į.	L	X	X	X	X	L	Q <sub>An</sub>	Q <sub>Bn</sub>	Q <sub>Cn</sub>
<b>1</b>	L	L	X	X	X	X	X	Q <sub>A0</sub>	$Q_{B0}$	$Q_{C0}$	$Q_{D0}$
į	L	L	X	X	X	X	X	Q <sub>A0</sub>	$Q_{B0}$	$Q_{C0}$	$Q_{D0}$
Ţ	L	н	X	X	X	X	X	Q <sub>A0</sub>	$Q_{B0}$	$Q_{C0}$	$Q_{D0}$
Ť	н	L	X	X	X	X	X	Q <sub>A0</sub>	$Q_{B0}$	$Q_{C0}$	$Q_{D0}$
Ť	н	Н	×	X	X	X	X	Q <sub>A0</sub>	Q <sub>B0</sub>	$Q_{C0}$	$Q_{D0}$

<sup>†</sup>Shifting left requires external connection of  $Q_B$  to A,  $Q_C$  to B,  $Q_D$  to C. Serial data is entered at input D.

H = High Level (Steady State), L = Low Level (Steady State), X = Don't Care (Any input, including transitions)

 $<sup>\</sup>downarrow$  = Transition from high to low level,  $\uparrow$  = Transition from low to high level

a, b, c, d = The level of steady, state input at inputs A, B, C, or D, respectively.

 $Q_{A0},\,Q_{B0},\,Q_{C0},\,Q_{D0} = \text{The level of Q}_{A},\,Q_{B},\,Q_{C},\,Q_{D},\,\text{respectively, before the indicated steady state input conditions were established.}$ 

 $Q_{An},\,Q_{Bn},\,Q_{Cn},\,Q_{Dn}=\text{ The level of }Q_{A},\,Q_{B},\,Q_{C},\,Q_{D},\,\text{respectively, before the most recent }\downarrow\text{ transition of the clock}.$