به نام خدا



عنوان پروژه درس مدارهای واسط

استاد

دكتر فصحتى

نام و شماره دانشجویی مهدی بهرامیان ۴۰۱۱۷۱۵۹۳ محمد علیزاده ۴۰۱۱۰۶۲۴۴ در این پروژه، هدف ما پیادهسازی اینترکانکشنهای مذکور و مقایسه عملکرد آنها با یکدیگر بود. به دلیل سختی محک زدن عملکرد و مقایسه آن میان دو اینترکانکشن متفاوت، این مقایسه با توجه به روش پیادهسازی انجام می گیرد، چرا که فرکانس برد با توجه به مشترک بودن ثابت است و تنها اختلاف در پیاده سازی اینترکانکشنهاست. در واقع اینترکانکشنی که چرخههای بیشتری نیاز داشته باشد، واضحا عملکرد بدتری دارد. در ادامه در هربخش پیاده سازی هرکدام از اینتکانکشنها به همراه منابع و توضیح مختصر پروتکل قرار داده شده است.


Avalon stream α

بر طبق منبع Streaming Interface Signal Roles. این پروتکل را پیاده سازی کردیم. ویژگی کلی این پروتکل را پیاده سازی کردیم. ویژگی کلی این پروتکل به این صورت است که پیامها صرفا به صورت یکطرفه ارسال میشوند. به منظور رفع این کاستی، ما دو بار این پروتکل را پیادهسازی کردیم که یکی از مستر به اسلیو و دیگری از اسلیو به مستر است. روند کلی ارسال داده نیز در آن به این فرم است که از طرف مستر، برای تنظیم مقادیر A و B، ابتدا یک مقدار فرستاده میشود که مشخص میکند میخواهیم A را تنظیم کنیم یا B را. این مقدار برای ورودی A برابر 1 و برای متغیر B برابر 2 است. در ادامه، داده به صورت ۸ بیت از جایگاه پرارزش به کمارزش ارسال میشود. در بخش اول، سیگنال استارت پکت و ولید روشن شده و پس از این بخش استارت پکت خاموش میشود ولی ولید تا زمان انتهای ارسال روشن میماند. در انتها نیز یک سیگنال اند پکت ارسال میشود که با توجه به ثابت بودن طول بستههای ما عملا بلا استفاده است. کد زده شده برای این بخش در دو فایل avalon_st_slave_wrapper.sv برای این بخش در دو فایل avalon_st_slave_wrapper.sv و با نام avalon_st_c داده شده است. تست بنچ مربوطه نیز با نام avalon_st_t داده شده است.

سیگنالهای موجود در این پروتکل به شرح ذیل میباشند (برای هر طرف جریان داده، یعنی در واقع از هر کدام از این سیگنالها یک جفت به صورت رفت و برگشتی در پیاده سازی ما وجود دارد):

- ۱) کلاک (فرستنده به گیرنده)
- ۲) باس ۸ بیتی داده (فرستنده به گیرنده)
- ۳) سیگنال ready (گیرنده به فرستنده)
- ۴) سیگنال valid (فرستنده به گیرنده)

- ۵) سیگنال startofpacket (فرستنده به گیرنده)
- ۶) سیگنال endofpacket (فرستنده به گیرنده)



پیاده سازی متداول این پروتکل به شکل بالاست، اما در اینجا ما به دو بخش ارور و چنل نیاز نداشتیم، لذا در پیادهسازی خود صرفا بخشهای اجباری مورد نیاز را قرار دادیم.

روند کلی به ترتیب مراحل زیر میباشد:

- ۱) فعال شدن سیگنال ready از سمت گیرنده
- ۲) قرار دادن داده برروی باس داده که در اینجا 8 بیتی است
 - ۳) فعال کردن خروجی valid از سمته فرستنده
 - ۴) خواندن داده توسط گیرنده
- ۵) همچنین برای تشخیص ابتدا و انتهای پکتهای بیشتر از 8 بیت، در اولین 8 بیت سیگنال خروجی startofpacket و در آخرین نوبت سیگنال endofpacket فعال می شود.



شکل بالا به خوبی روند این پروتکل را نشان میدهد. صرفا توجه داشته باشید که ما از دو سیگنال اختیاری startofpacket و endofpacket برای ارسال بایتهای متوالی دیتای خود استفاده کردیم. همانطور که ملاحظه میشود و پیش تر توضیح داده شد، این پروتکل داده را به صورت بخشهای 8 بیتی متوالی و در کلاکهای متوالی ارسال می کند.

```
reg [7:0] send_state;
reg [7:0] receive_state;
assign out_clk = clk;
always @(posedge clk, negedge _rst) begin
    if (!_rst) begin
         send state <= 0;</pre>
         startofpacket_out <= 0;</pre>
         endofpacket_out <= 0;</pre>
         data_out <= 0;</pre>
         valid out <= 0;</pre>
    end
    else begin
         // Sending A
         if (send_state == 0) begin
              if (ready_in == 1) begin
                  send_state <= 1;</pre>
                   startofpacket_out <= 1;</pre>
                   endofpacket out <= 0;</pre>
                  data_out <= 1;</pre>
                  valid_out <= 1;</pre>
              end
         end
         else if (send_state == 1) begin
              if (ready_in == 1) begin
                  send state <= 2;</pre>
                   startofpacket out <= 0;</pre>
                   endofpacket_out <= 0;</pre>
                   data_out <= A[31:24];</pre>
                  valid out <= 1;</pre>
              end
              else begin
                   send state <= 0;</pre>
                   startofpacket_out <= 0;</pre>
                   endofpacket_out <= 0;</pre>
                   data out <= 0;</pre>
                  valid out <= 0;</pre>
              end
         end
         else if (send_state == 2) begin
              if (ready_in == 1) begin
                   send state <= 3;</pre>
                   startofpacket_out <= 0;</pre>
                   endofpacket_out <= 0;</pre>
```

```
data_out <= A[23:16];</pre>
          valid_out <= 1;</pre>
    end
     else begin
          send_state <= 0;</pre>
          startofpacket_out <= 0;</pre>
          endofpacket_out <= 0;</pre>
          data_out <= 0;</pre>
         valid_out <= 0;</pre>
    end
end
else if (send_state == 3) begin
     if (ready_in == 1) begin
         send state <= 4;</pre>
          startofpacket_out <= 0;</pre>
          endofpacket_out <= 0;</pre>
          data_out <= A[15:8];</pre>
         valid_out <= 1;</pre>
    end
     else begin
          send_state <= 0;</pre>
          startofpacket_out <= 0;</pre>
          endofpacket_out <= 0;</pre>
          data out <= 0;</pre>
         valid_out <= 0;</pre>
    end
end
else if (send_state == 4) begin
     if (ready in == 1) begin
         send_state <= 5;</pre>
          startofpacket_out <= 0;</pre>
          endofpacket_out <= 1;</pre>
          data_out <= A[7:0];</pre>
         valid out <= 1;</pre>
    end
    else begin
          send_state <= 0;</pre>
          startofpacket_out <= 0;</pre>
          endofpacket_out <= 0;</pre>
          data_out <= 0;</pre>
         valid_out <= 0;</pre>
     end
end
else if (send_state == 5) begin
    if (ready_in == 1) begin
```

```
send_state <= 6;
startofpacket_out <= 0;
endofpacket_out <= 0;
data_out <= 0;
valid_out <= 0;
end
else begin
send_state <= 0;
startofpacket_out <= 0;
endofpacket_out <= 0;
data_out <= 0;
valid_out <= 0;
end</pre>
```

همانطور که از بخش فوق پیداست، ارسال مقادیر به صورت استیت به استیت صورت می گیرد. این استیت در رجیستری با نام send_state نگهداری شده و در هر مرحله بروز می شود.


```
always @(posedge clk, negedge _rst) begin
        if (!_rst) begin
             receive_state <= 0;</pre>
             ready res <= 0;
             RES <= 0;
             ready out <= 1;
        end
        else begin
             // Reading Result
             if (receive_state == 0) begin
                 if (valid in == 1) begin
                      if (startofpacket_in == 1) begin
                          receive_state <= 1;</pre>
                          ready_res <= 0;</pre>
                          RES[63:56] <= data_in;</pre>
                          ready out <= 1;
                      end
                 end
                 else begin
                      receive_state <= 0;</pre>
                      ready res <= 0;
                     RES <= 0;
                      ready_out <= 1;</pre>
                 end
             end
             if (receive_state == 1) begin
                 if (valid in == 1) begin
```

```
receive_state <= 2;</pre>
         ready_res <= 0;</pre>
         RES[55:48] <= data_in;</pre>
         ready_out <= 1;</pre>
    end
    else begin
         receive_state <= 0;</pre>
         ready_res <= 0;</pre>
         RES <= 0;
         ready_out <= 1;</pre>
    end
end
if (receive_state == 2) begin
    if (valid in == 1) begin
         receive_state <= 3;</pre>
         ready_res <= 0;
         RES[47:40] <= data_in;</pre>
         ready_out <= 1;</pre>
    end
    else begin
         receive_state <= 0;</pre>
         ready_res <= 0;</pre>
         RES <= 0;
         ready_out <= 1;</pre>
    end
end
if (receive_state == 3) begin
    if (valid_in == 1) begin
         receive_state <= 4;</pre>
         ready_res <= 0;
         RES[39:32] <= data_in;</pre>
         ready_out <= 1;</pre>
    end
    else begin
         receive_state <= 0;</pre>
         ready_res <= 0;</pre>
         RES <= 0;
         ready_out <= 1;</pre>
end
if (receive_state == 4) begin
    if (valid_in == 1) begin
         receive_state <= 5;</pre>
         ready_res <= 0;</pre>
         RES[31:24] <= data_in;</pre>
```


```
ready_out <= 1;</pre>
    else begin
         receive_state <= 0;</pre>
         ready_res <= 0;</pre>
         RES <= 0;
         ready_out <= 1;</pre>
    end
end
if (receive_state == 5) begin
    if (valid_in == 1) begin
         receive state <= 6;
         ready_res <= 0;</pre>
         RES[23:16] <= data_in;</pre>
         ready_out <= 1;</pre>
    end
    else begin
         receive_state <= 0;</pre>
         ready_res <= 0;</pre>
         RES <= 0;
         ready_out <= 1;</pre>
end
if (receive state == 6) begin
    if (valid_in == 1) begin
         receive_state <= 7;</pre>
         ready_res <= 0;</pre>
         RES[15:8] <= data_in;</pre>
         ready_out <= 1;</pre>
    end
    else begin
         receive_state <= 0;</pre>
         ready_res <= 0;</pre>
         RES <= 0;
         ready_out <= 1;</pre>
    end
end
if (receive_state == 7) begin
    if (valid_in == 1) begin
         receive_state <= 0;</pre>
         ready_res <= 1;</pre>
         RES[7:0] <= data_in;</pre>
         ready_out <= 1;</pre>
    end
    else begin
```

خواندن داده نیز به صورت بالا هندل شده است که به خوبی نمایانگر ساختار هندشیک گونه این اینترکانکشن است. تنها نکته حائز اهمیت این است که این کدها متعلق به مستر بودند. همانطور که گفتیم این پروتکل رویکرد تک جهتهای دارد. لذا پیاده سازی صورت گرفته در اسلیو عینا به همین شکل است تا امکان ارسال اسلیو به مستر داده را فراهم سازد. (همچنین ساختار دریافت پیام نیز مشترک است، و در اسلیو ساختاری عینا مشابه ساختار بالا داریم.)

مطابق شکل زیر، این پروتکل در زمان ۴۳ اولین ریزالت خود را محاسبه می کند. با توجه به اینکه از زمان ۸ از حالت ریست خارج شده و در حال پردازش است، متوجه می شویم زمان مورد نیاز بری انجام این محاسبه در بدترین حالت ۳۵ واحد طول کشید.



در ادامه چند نمونه عملیات ضرب صورت گرفته به کمک این اینترکانکشن را بررسی میکنیم.




این پروتکل بشدت شبیه پروتکل قبلی است با این تفاوت که دیگر یکطرفه نبوده و خودش ذاتا Avalon® Memory .۳.۲ یا یو پروتکل از دو داک ۳۰.۲ های مورد نیاز ما را هندل کرده است. برای این پروتکل از دو داک mnl_avalon_spec-۶۸۳۰۹۱-۶۶۷۰۶۸.pdf و Mapped Interface Signal Roles استفاده شده است. روند کلی این پروتکل نیز اینگونه است که داده با توجه به سیگنال عملیات خورده شده برروی باس متناسب قرار می گیرد. برای مثال برای خواندن داده، آدرس روی باس آدرس قرار می گیرد و پس از فعال شدن سیگنال نوشتن نیز، داده در حال نوشته شدن برروی باس نوشتن قرار گرفته و پس از فعال شدن سیگنال نوشتن، داده نوشته می شود.

پیاده سازی مستر و اسلیو مربوطه در فایل avalon_mm_slave_wrapper.sv قرار دارد. تست بنچ مربوط به این فایل نیز با نام avalon_mm_tb.sv قرار گرفته است.

سیگنالهای موجود از سمت مستر به شرح ذیل است:


- ۱) کلاک
- ۲) آدرس (در اینجا ۴ بیتی گرفتیم)
- ۳) 16 read_data بیتی برای خواندن داده از اسلیو
- ۴) write_data بیتی برای نوشتن داده در اسلیو
 - ۵) سیگنال write برای نوشتن
 - ۶) سیگنال read برای خواندن



شمای پیاده سازی مینیمالیستی پروتکل مذکور به شکل بالاست که ما بنا به نیاز هم عرض باس را کم کرده و هم از سیگنال read بهره بردیم.

روند کلی استفاده از این پروتکل توسط ما:

- ۱) نوشتن مقدار A و B در آردس مپ شده به این مقادیر در ماژول ضرب کننده. در واقع با توجه به 16 بیتی بودن باس نوشتن، این کار را برای هرکدام به این صورت باید انجام دهیم که نیمه بالا و پایین را جدا ارسال کنیم.
- ۲) خواندن نتیجه از نقاط مپ شده به نتیجه در ماژول ضرب کننده. مجددا با توجه به طول 16 بیتی
 باس خواندن، این مقدار را به صورت 16 بیت 16 بیت و در 4 مرحله باید بخوانیم.



روند کلی این پروتکل در شکل بالا قرار داده شده است. صرفا توجه داشته باشید که از برخی از سیگنالهای اختیاری این شکل استفاده نکردهایم.

محتویات این فایل به شکل زیر است که در آن هر مقدار به تعدادی خانه حافظه پنداشته شده و مانند خانههای حافظه با آنها برخورد می شود.

```
module avalon_mm_slave_wrapper #(
    parameter int SZ = 32
) (
    input _rst,
    input clk,
    input [3:0] addr, // A1 A0 B1 B0 C3 C2 C1 C0
    input read,
    input write,
    input [15:0] write_data,
    output reg [15:0] read_data
);

    reg [ SZ-1:0] areg;
    reg [ SZ-1:0] breg;
    wire [2*SZ-1:0] res;
```

```
wire ready, start;
mult #(
    .SZ(SZ)
) main module (
    .a(areg),
    .b(breg),
    .res(res),
    .start(start),
    ._rst(_rst),
    .clk(clk),
    .ready(ready)
);
always @(posedge clk, negedge _rst) begin
    if (!_rst) begin
        areg <= 0;
        breg <= 0;
        read_data <= 0;</pre>
    end
    else begin
        if (read) begin
             if (addr == 4) begin
                 read_data <= res[15:0];</pre>
             else if (addr == 5) begin
                 read_data <= res[31:16];</pre>
             end
             else if (addr == 6) begin
                 read_data <= res[47:32];</pre>
             else if (addr == 7) begin
                 read_data <= res[63:48];</pre>
             end
             else begin
                 read_data <= 0;</pre>
             end
        end
        else if (write) begin
             if (addr == 0) begin
                 areg[15:0] <= write_data;</pre>
             end
             else if (addr == 1) begin
                 areg[31:16] <= write data;</pre>
```


```
end
                 if (addr == 2) begin
                     breg[15:0] <= write_data;</pre>
                 end
                 else if (addr == 3) begin
                     breg[31:16] <= write_data;</pre>
            end
        end
    end
endmodule
module avalon_mm_master_wrapper #(
    parameter int SZ = 32
    input _rst,
    input clk,
    input [31:0] A,
    input [31:0] B,
    input [15:0] read_data,
    output out_clk,
    output reg [63:0] res,
    output reg [3:0] addr, // A1 A0 B1 B0 C3 C2 C1 C0
    output reg read,
    output reg write,
    output reg [15:0] write_data
);
    assign out_clk = clk;
    reg [7:0] state;
    always @(posedge clk, negedge _rst) begin
        if (! rst) begin
            state <= 0;
            addr <= 0;
            read <= 0;
            write <= 0;
            write_data <= 0;</pre>
            res <= 0;
        end
        else begin
            if (state == 0) begin
                 state <= 1;</pre>
                 addr <= 0;
```

```
read <= 0;
                write <= 1;
                write_data <= A[15:0];</pre>
            end
            else if (state == 1) begin
                state <= 2;</pre>
                addr <= 1;
                read <= 0;
                write <= 1;
                write_data <= A[31:16];</pre>
            end
            else if (state == 2) begin
                state <= 3;</pre>
                addr <= 2;
                read <= 0;
                write <= 1;
                write_data <= B[15:0];</pre>
            end
            else if (state == 3) begin
                state <= 4;
                addr <= 3;
                read <= 0;
                write <= 1;
                write_data <= B[31:16];</pre>
            end
            else if (state == 4) begin
                state <= 5;</pre>
                addr <= 4;
                read <= 1;
                write <= 0;
            end
            else if (state == 5) begin
                state <= 6;</pre>
                addr <= 5;
                read <= 1;
                write <= 0;
            end
            else if (state == 6) begin
                state <= 7;</pre>
                addr <= 6;
                read <= 1;
                write <= 0;
                res[15:0] <= read_data;</pre>
ifdef VERBOSE
                $display("%b", res);
```

```
end
             else if (state == 7) begin
                 state <= 8;
                 addr <= 7;
                 read <= 1;
                 write <= 0;
                 res[31:16] <= read_data;</pre>
 ifdef VERBOSE
                 $display("%b", res);
             end
             else if (state == 8) begin
                 state <= 9;
                 addr <= 0;
                 read <= 0;
                 write <= 0;
                 res[47:32] <= read_data;</pre>
 ifdef VERBOSE
                 $display("%b, %b", res, read_data);
 endif
             end
             else if (state == 9) begin
                 state <= 0;</pre>
                 addr <= 0;
                 read <= 0;
                 write <= 0;
                 res[63:48] <= read_data;</pre>
 ifdef VERBOSE
                 $display("%b", res);
             end
        end
endmodule
```

همانطور که ملاحظه می شود، طرز برخورد مانند یک حافظه word-addressable با طول کلمه ۱۶ بیت است.


خروجی ویوفرم مربوط به تست بنچ این اینترکانشکن را نیز ببینیم:




همانطور که ملاحظه \$\display(\\$time, " | master | ", "res : ", res)می شود، این پروتکل در زمان ۲۳ اولین خروجی خود را می دهد، که با توجه به شروع از ۸، یعنی عملا ۱۵ واحد زمانی تا اولین خروجی خود زمان نیاز داشت.

AXIF (T

به طور کلی پروتوکل های خانواده AXI از تجمیع تعدادی فرایند HandShaking تشکیل شده است. AXI به طور خاص از ۵ کانال استفاده میکند که آنهارا تحت عناوین AX (آدرس نوشتن) AX(نوشتن) AX(آدرس خواندن) AX(خواندن) یاد میکند. برای پیادهسازی این پروتوکل نیز باید تحت ۲ ماژول، یکی برای master و دیگری برای slave استفاده کنیم.



1



نمونه سیگنال های درخواست های نوشتن و خواندن در AXI۴.

پیادهسازی این پروتوکل ها را در زیر مشاهده میکنید:

پیادهسازی مکانیزم HandShaking برای دریافت داده از ارباب.

```
(arready & arvalid & mulready) begin
    $display($time, " | slave | ", "snd rdata : ", outregs[0], " ind : %1d", 0);
    araddr_reg <= araddr;</pre>
    arready <= 0; // end addr read
rdata <= outregs[0]; // begin data read</pre>
    rpos <= 0 + 1;
    rvalid <= 1;
    rlast <= 0;
<u>if (rready & rvalid) begin</u>
    $display($time, " | slave | ", "snd rdata : ", outregs[rpos], " ind : %1d", rpos);
    rdata <= outregs[rpos];
                                ■ WIDTHTRUNC: Bit extraction of array[7:0] requires 3 bi
    rpos \leftarrow rpos + 1;
    rlast <= rpos == (2 * SZ / DSZ - 1); ■ WIDTHEXPAND: Operator EQ expects 32 bits
end
if (rready & rvalid & rlast) begin
    rvalid <= 0; // end data read
            <= 0:
    rdata
            <= 0:
    rlast
    rresp <= 0;
    arready <= 1; // begin addr read</pre>
```

پیادهسازی مکانیزم HandShaking برای فرستادن داده به ارباب.

```
(awvalid & awready) begin
   awvalid <= 0;
   wdata <= outregs[awaddr * 4];</pre>
         \leq awaddr * 4 + 1;
   wpos
   wvalid <= 1;
   wlast <= 0;
end
wdata <= outregs[wpos];</pre>
                          ■ WIDTHTRUNC: Bit extraction of array[7:0] requires 3 bit
   wpos <= wpos + 1;
wlast <= ((wpos & 3) == 3);
if (wvalid & wready & wlast) begin
   wlast <= 0;
wdata <= 0;
   bready <= 1;
if (bready & bvalid) begin
   $display($time, " | master | ", "bresp : ", bresp);
   bready <= 0;
awvalid <= 1;</pre>
   awaddr \leftarrow (awaddr + 1) & 1;
```

مكانيزم HandShaking براى فرستادن ورودى ها به برده.

مكانيزم HandShaking براى خواندن نتيجه از برده.

در نهایت نتیجه آزمون این پروتوکل به شکل زیر است:

```
snd wdata :
37
     master | rcv rdata :
                              0 ind : 4
     slave | rcv wdata : 49 ind : 1
slave | snd rdata : 0 ind : 5
37
37
     master | snd wdata :
master | rcv rdata :
39
                             0 ind : 3
                             0 ind : 5
     slave | rcv wdata :
                             0 ind : 2
     slave | snd rdata :
39
41
                             29 ind : 4
     master
             | snd wdata :
41
     master | rcv rdata :
                             0 ind : 6
41
     slave | rcv wdata :
                             0 ind : 3
     slave | snd rdata :
                             0 ind : 7
41
     master | bresp : 1
43
     master | rcv rdata :
43
                             0 ind : 7
     slave | snd rdata :
                             x ind : 8
45
     master | snd wdata : 29 ind : 4
                                 517665995
45
     master | res :
     slave | snd rdata : 203 ind : 0
45
             | snd wdata : 161 ind : 5
47
     master
     master i
              rcv rdata : 203 ind : 0
```

همانطور که مشاهده میکنید، کل تاخیر رفت و برگشت این پروتوکل به اندازه ۴۵ است که تقریبا نیمی برای فرستادن مقادیر و نیم دیگر برای خواندن نتیجه صرف شده است.

AXIF stream (F

این پروتوکل نیز بسیار شبیه AXI۴ عادی است با این تفاوت که این پروتوکل دیگر دوطرفه نیست و تنها یک سویه است. علاوه بر این تنها یک کانال تحت عنوان T(ارسال) داریم که سیگنال های اصلی آن، Tdata, Tvalid, Tready و Tlast هستند. در اینجا با توجه به اینکه میخواهیم به ضرب کننده

داده هارا فرستاده و نتیجه را بگیریم، به ۲ تا از این کانالها نیاز داریم که یکی را از پردازنده به ماژول و دیگری را از ماژول به پردازنده در نظر میگیریم. حال باقی مراحل مشابه قبل است.

به طور کلی مکانیزم ارتباطی این پروتوکل به این شکل در ارباب و برده پیاده شده است. به طوری که به طور پیوسته هر طرف برای طرف دیگر مقادیر مورد نظر خود را میفرستد.

در نهایت نتیجه آزمون این پروتوکل نیز به شکل زیر است :

```
master | rcv tdata : 0 ind : 4 master | snd tdata : 161 ind : 5
  slave | rcv tdata : 29 ind : 4 slave | snd tdata : 0 ind : 5
                 12551 *
                                     41245 =>
| tb |
                                                                    517665995
| master | rcv tdata :
| master | snd tdata :
| slave | rcv tdata : 161 ind : 5
| slave | snd tdata : 0 ind : 6
  master | rcv tdata :
master | snd tdata :
  slave | rcv tdata :
slave | snd tdata :
                                    0 ind : 6
   master
             | rcv tdata :
| snd tdata :
                                     0 ind : 7
   master
                                     7 ind: 0
   slave | rcv tdata : 0 ind : 7 slave | snd tdata : 203 ind : 0
             rcv tdata : 203 ind : 0
   master
                                          517665995
   master
              l res
             | snd tdata : 49 ind : 1
   master
  slave |
               rcv tdata :
```

همانطور که مشاهده میکنید، این پروتوکل نیز در زمان ۵۹ به نتیجه رسیده است. البته مقداری زود تر نیز در زمان ۴۳ به نتیجه رسیده بود اما به دلایلی از جمله استفاده از ورودی ناقص برای محاسبه، به نتیجه اشتباه رسیده بود.

AXIF lite (a

این پروتوکل دقیقاً مانند AXI است تنها با این تفاوت که مدارات این پروتوکل بسیار ساده تر از AXI است تنها با این تفییر سیگنال های rlast و wlast را ندارد.

با توجه به همین مساله، صرفاً باید تغییر جزئی به سیستم آدرس دهی خود دهیم و همه چیز به درستی کار خواهد کرد.

نتیجه آزمون این پروتوکل نیز به شکل زیر است :

```
slave | snd rdata : 30 ind : 3
master | bresp : 1
master | rcv rdata : 30 ind : 3
        tb |
                           12551 *
                                                  41245 =>
                                                                                        517665995
                                                7 ind : 0
0 ind : 4
        master | snd wdata :
        slave | snd rdata :
master | rcv rdata :
                                                0 ind : 4
      | slave | rcv wdata :
| master | bresp : 1
| slave | snd rdata :
                                                 0 ind : 5
        master | snd wdata : 49 ind : 1
master | rcv rdata : 0 ind : 5
        slave | rcv wdata : 49 ind : 1
slave | snd rdata : 0 ind : 6
        master | bresp : 1
master | rcv rdata :
        master | snd wdata : 0 ind : 2
slave | snd rdata : 0 ind : 7
master | rcv rdata : 0 ind : 7
        slave | rcv wdata :
master | bresp : 1
                                                0 ind : 2
        master | res :
73
75
        slave | snd rdata : 203 ind : 0 master | snd wdata : 0 ind : 3
```

همانطور که در نتیجه میبینید، این آزمون نیز در زمان ۷۳ به نتیجه رسیده که با توجه به نبود قابلیت burst پیشبینی میشد. به این ترتیب سربار و تاخیر فرستادن پیام ها بالا رفته است.

نتیجه گیری نهایی

برای این کار تست بنچ هارا کمی تغییر میدهیم که اولین زمانی که جواب درست را حساب کردند گزارش کنند. به این شکل، نتیجه آزمایش این پروتوکل ها به شکل زیر خواهد بود :

```
./simul_axi4.sh
                                                                                 23:51
5792444
                                                                                                   ./simul_axi4_lite.sh
                                                                                                                                                                                                                                                       5792444
            10234*
                                                                                                                                                                      calculation done in time
123124* 12412 =
  calculation done in time
                                                                                                                                                                                                                                                  1528215088
         123124*
                                   12412 =
                                                                           1528215088
                                                                                                                                                                      calculation done in time
1234235* 13156 =
calculation done in time
                                                                                               72
                                                                                                                                                                                                                                               16237595660
                                   13156
       1234235*
                                                                         16237595660
                                                                                                                                                                       calculation done in time
calculation done in time
                                                                                                                                                                      537321351* 24627837 = calculation done in time
  537321351*
                           24627837
                                                           13233062649047787
                                                                                                                                                                                                                                  13233062649047787
calculation done in time 2450863396*1082744449 =
                                                                                                                                                                      2450863396*1082744449 =
                                                                                                                                                                                                                             2653658737276288804
                                                       2653658737276288804
calculation done in time 75814409* 837834339 =
                                                                                                                                                                     calculation done in time 75814409* 837834339 =
                                                           63519915251190651
                                                                                                                                                                                                                                 63519915251190651
                                                                                                                                                                      calculation done in time 2260302605*3336542605 =
calculation done in time
                                                                                                                                                                                                                             7541595941774986025
2260302605*3336542605 =
                                                       7541595941774986025
                                                                                                                                                                       calculation done in time
851608677* 154620434 =
calculation done in time
851608677* 154620434 =
                                                                                                                                                                                                                               131676103235905818
                                                         131676103235905818
                                                                                                                                                                       calculation done in time
calculation done in time
                                                                                                                                                                     2163467009*2262289677 = calculation done in time
2163467009*2262289677
                                                       4894389080990766093
                                                                                                                                                                                                                            4894389080990766093
calculation done in time 3139694966*2660093245 =
                                                                                                                                                                       3139694966*2660093245 =
                                                                                                                                                                                                                            8351881370417104670
                                                       8351881370417104670
calculation done in time 7
4141111277*3324901260 = 13768786102697509020
                                                                                                                                                                     calculation done in time 3 4141111277*3324901260 = 13768786102697509020
calculation done in time
                                                                                                                                                                     calculation done in time 4244498937*1664558278 =
                                                                                                                                                                                                                            7065215841545550486
                                                       7065215841545550486
4244498937*1664558278 =
calculation done in time 84
avg time: 73.6667
src/axi4_lite_tb.sv:191: $finish called at 1300 (1s)
                                                                                                                                                                     calculation done in time 46 avg time: 40.6667 src/axi4_tb.sv:197: $finish called at 1300 (1s)
                                                                                 23:52 ./simul_avalon_st.sh
5792444
                                                                                                                                                                                                                                           23:52
5792444
                                                                                                                                                                                                                                                           ./simul_axi4_stream.sh
                                                                                                                                                                        10234*
calculation done in time
123124* 12412 =
                                                                                                                                                             calculation done in time
                                                                           1528215088
                                                                                                                                                                                                                                     1528215088
                                                                                                                                                                     123124*
                                                                                                                                                                                           12412 =
 calculation done in time
                                                                                                                                                             calculation done in time
1234235* 13156 =
                                                                         16237595660
       1234235*
                                   13156 =
                                                                                                                                                                                                                                   16237595660
calculation done in time 537321351* 24627837 = calculation done in time
                                                                                                                                                              calculation done in time
537321351* 24627837 =
                                                            13233062649047787
                                                                                                                                                                                                                      13233062649047787
                                                                                                                                                             calculation done in time 2450863396*1082744449 =
2450863396*1082744449 =
                                                       2653658737276288804
                                                                                                                                                                                                                  2653658737276288804
calculation done in time 75814409* 837834339 =
                                                                                                                                                             calculation done in time
75814409* 837834339 =
                                                           63519915251190651
                                                                                                                                                                                                                      63519915251190651
calculation done in time 2260302605*3336542605 =
                                                                                                                                                             calculation done in time 2260302605*3336542605 =
                                                       7541595941774986025
                                                                                                                                                                                                                  7541595941774986025
calculation done in time 851608677* 154620434 =
                                                                                                                                                             calculation done in time
851608677* 154620434 =
                                                         131676103235905818
                                                                                                                                                                                                                    131676103235905818
calculation done in time 2163467009*2262289677 =
                                                                                                                                                             calculation done in time
2163467009*2262289677 =
                                                       4894389080990766093
                                                                                                                                                                                                                  4894389080990766093
                                                                                                                                                             calculation done in time 3139694966*2660093245 =
calculation done in time
                                                                                                                                                                                                                 8351881370417104670
3139694966*2660093245 = 8351881370417104670
                                                                                                                                                             calculation done in time 314141111277*3324901260 = 13768786102697509020
calculation done in time 544141111277*3324901260 = 13768786102697509020
calculation done in time
                                                                                                                                                             calculation done in time 4244498937*1664558278 =
4244498937*1664558278 =
                                                       7065215841545550486
                                                                                                                                                                                                                  7065215841545550486
                                                                                                                                                            4241493537 (100493270 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632713 7632712 7632712 7632712 
calculation done in time avg time : 47.0000
src/avalon_st_tb.sv:157: $finish called at 1300 (1s)
```

```
./simul_avalon_mm.sh
                                             5792444
calculation done in time
123124* 12412 =
                                                    16
                                         1528215088
 alculation done in time
                   13156 =
                                        16237595660
   1234235*
calculation done in time
 537321351*
              24627837 =
                                 13233062649047787
calculation done in time 2450863396*1082744449 =
                              2653658737276288804
calculation done in time
75814409* 837834339 =
                                63519915251190651
calculation done in time
2260302605*3336542605 =
                              7541595941774986025
calculation done in time 851608677* 154620434 =
                               131676103235905818
calculation done in time
                              4894389080990766093
2163467009*2262289677 =
calculation done in time
3139694966*2660093245 =
                              8351881370417104670
calculation done in time 204141111277*3324901260 = 13768786102697509020
calculation done in time 20
4244498937*1664558278 = 7065215841545550486
calculation done in time
 vg time : 19.1667
src/avalon_mm_tb.sv:140: $finish called at 1300 (1s)
```

با توجه به این که زمان برابر با Fmax * clk است و Fmax وابسته به مدار پیچیده ضرب ما است. در این صورت میتوانیم این پروتوکل هارا در این شرایط محدود شده مطابق تعداد کلاک های مورد نیازشان مقایسه کرد که نتایج به شرح زیر است :

avalon_mm : ۱٩.۱۶ clk

axif_stream : ٣۵.٨٣ clk

axif: f..99 clk

avalon_st : ۴٧ clk

axif_lite: YT.99 clk

با توجه به این آزمون، در شرایط آزمایش ما avalon_mm بیشترین کارایی را ثبت نمود.