## به نام خدا



عنوان پروژه درس مدارهای واسط

استاد

دكتر فصحتى

نام و شماره دانشجویی محمد علیزاده ۴۰۱۱۰۶۲۴۴

# مهدی بهرامیان ۴۰۱۱۷۱۵۹۳

در این پروژه، هدف ما پیادهسازی اینترکانکشنهای مذکور و مقایسه عملکرد آنها با یکدیگر بود. به دلیل سختی محک زدن عملکرد و مقایسه آن میان دو اینترکانکشن متفاوت، این مقایسه با توجه به روش پیادهسازی انجام می گیرد، چرا که فرکانس برد با توجه به مشترک بودن ثابت است و تنها اختلاف در پیاده سازی اینترکانکشنهاست. در واقع اینترکانکشنی که چرخههای بیشتری نیاز داشته باشد، واضحا عملکرد بدتری دارد. در ادامه در هربخش پیاده سازی هرکدام از اینتکانکشنها به همراه منابع و توضیح مختصر پروتکل قرار داده شده است.

#### **Avalon stream** $\alpha$

Avalon® منبع  $\frac{\text{Monlon}_{\bullet} \text{min}_{-} \text{avalon\_spec}_{-} \text{Ava-91-98V-9A.pdf}_{-}$  این پروتکل را پیاده سازی کردیم. ویژگی کلی این پروتکل به این صورت است که پیامها صرفا بـه صـورت یکطرفـه ارسال میشـوند. بـه منظـور رفـع این کاستی، ما دو بار این پروتکل را پیاده سازی کردیم که یکی از مستر به اسلیو و دیگری از اسلیو به مستر است. روند کلی ارسال داده نیز در آن به این فرم است که از طرف مسـتر، بـرای تنظیم مقـادیر  $\frac{1}{2}$  و  $\frac{1}{2}$  ابتدا یک مقدار فرستاده میشود که مشخص می کند می خـواهیم  $\frac{1}{2}$  را تنظیم کـنیم یا  $\frac{1}{2}$  را. این مقـدار برای  $\frac{1}{2}$   $\frac{1}{2}$  است. در ادامه، داده به صـورت  $\frac{1}{2}$  بیت  $\frac{1}{2}$  بیت از جایگـاه پـرارزش بـه کمارزش ارسال میشود. در بخش اول، سیگنال استارت پکت و ولید روشن شده و پس از این بخش استارت پکت خاموش میشود ولی ولید تا زمان انتهای ارسال روشن میماند. در انتها نیز یک سیگنال اند پکت ارسال میشود که با توجه به ثابت بودن طول بستههای ما عملا بلا استفاده است. کد زده شده برای این بخش avalon\_st\_master\_wrapper.sv و ما عملا بلا استفاده است. در ادامه صرفا قرار گرفته است. تست بنچ مربوطه نیز با نام avalon\_st\_tb.sv قرار داده شده است. در ادامه صرفا برخی از بخشهای مهم را قرار داده و توضیح می دهیم:

```
reg [v:·] send_state;
reg [v:·] receive_state;
assign out_clk = clk;
always @(posedge clk, negedge _rst) begin
   if (!_rst) begin
      send_state <= ·;
      startofpacket_out <= ·;
      endofpacket_out <= ·;
      valid_out <= ·;
</pre>
```

```
end
el se begin
  if (send_state == ⋅) begin
    if (ready_in == 1) begin
      send_state <= \;
      startofpacket_out <= \;</pre>
      endofpacket_out <= ·;
      data_out <= \;</pre>
      valid_out <= \;</pre>
    end
  end
  el se if (send_state == \) begin
    if (ready_in == \) begin
      send_state <= <;
      startofpacket_out <= +;</pre>
      endofpacket_out <= ·;
      data_out <= A[٣١:٢۴];</pre>
      valid out <= \;</pre>
    end
    el se begin
      send_state <= ⋅;
      startofpacket_out <= +;</pre>
      endofpacket_out <= ·;
      data_out <= ⋅;
      valid_out <= ⋅;
    end
  end
  el se if (send_state == ٢) begin
    if (ready_in == \) begin
      send_state <= ";
      startofpacket_out <= ·;</pre>
      endofpacket_out <= ⋅;
      data_out <= A[۲۳:18];
      valid_out <= \;
    end
    el se begin
      send_state <= ⋅;
      startofpacket_out <= +;</pre>
      endofpacket_out <= ·;
      data_out <= ⋅;
```

```
valid_out <= ⋅;
  end
end
el se if (send_state == °) begin
  if (ready_in == 1) begin
    send_state <= °;
    startofpacket_out <= +;</pre>
    endofpacket_out <= ·;
    data_out \leq A[\\Delta:\Lambda];
    valid_out <= \;</pre>
  end
  el se begin
    send_state <= ·;
    startofpacket_out <= ⋅;
    endofpacket_out <= ⋅;
    data_out <= ⋅;
    valid_out <= ⋅;
  end
end
el se if (send_state == %) begin
  if (ready_in == 1) begin
    send_state <= ∆;
    startofpacket_out <= ⋅;
    endofpacket_out <= \;
    data_out \leq A[\gamma:•];
    valid_out <= \;</pre>
  end
  el se begin
    send_state <= ⋅;
    startofpacket_out <= +;</pre>
    endofpacket_out <= ·;
    data_out <= ⋅;
    valid_out <= ⋅;
  end
end
el se if (send_state == Δ) begin
  if (ready_in == \) begin
    send_state <= ?;
    startofpacket_out <= ⋅;
    endofpacket_out <= ⋅;
    data_out <= ⋅;
```

```
valid_out <= ·;
end
el se begin
    send_state <= ·;
    startofpacket_out <= ·;
    endofpacket_out <= ·;
    data_out <= ·;
    valid_out <= ·;
    end
end</pre>
```

همانطور که از بخش فوق پیداست، ارسال مقادیر به صورت استیت به استیت صورت می گیرد. این استیت در رجیستری با نام send\_state نگهداری شده و در هر مرحله بروز می شود.

```
always @(posedge clk, negedge _rst) begin
  if (!_rst) begin
    receive_state <= ·;
    ready_res <= ·;
    RES <= ⋅;
    ready_out <= \;
  end
  el se begin
    // Reading Result
    if (receive_state == ·) begin
      if (valid_in == \) begin
        if (startofpacket_in == \) begin
           receive_state <= \;
           ready_res <= ·;
           RES[۶٣:۵۶] <= data_in;
           ready_out <= \;
        end
      end
      el se begin
        receive_state <= ·;
        ready_res <= ·;
        RES <= ⋅;
        ready_out <= \;
      end
    end
    if (receive_state == 1) begin
```


```
if (valid_in == \) begin
    receive_state <= <;
    ready_res <= ·;
    RES[۵۵:۴۸] <= data_in;
    ready_out <= \;
  end
  el se begin
    receive_state <= ⋅;
    ready_res <= ·;
    RES <= ⋅;
    ready_out <= \;
  end
end
if (receive_state == ٢) begin
  if (valid_in == \) begin
    receive_state <= ";
    ready_res <= ·;
    RES[fv:f·] <= data_in;
    ready_out <= \;
  end
  el se begin
    receive_state <= ·;
    ready_res <= ·;
    RES <= ⋅;
    ready_out <= \;
  end
end
if (receive_state == \mathbf{r}) begin
  if (valid_in == \) begin
    receive_state <= °;
    ready_res <= ·;
    RES[rq:rt] <= data_in;</pre>
    ready_out <= \;
  end
  el se begin
    receive_state <= ⋅;
    ready_res <= ·;
    RES <= ⋅;
    ready_out <= \;
  end
end
```

```
if (receive_state == f) begin
  if (valid_in == \) begin
    receive_state <= ۵;
    ready_res <= ·;
    RES[٣1:٢۴] <= data_in;
    ready_out <= \;
  end
  el se begin
    receive_state <= ⋅;
    ready_res <= ·;
    RES <= ⋅;
    ready_out <= \;
  end
end
if (receive_state == △) begin
  if (valid_in == \) begin
    receive_state <= ?;
    ready_res <= ·;
    RES[۲۳:19] <= data_in;
    ready_out <= \;
  end
  el se begin
    receive_state <= ⋅;
    ready_res <= ·;
    RES <= ⋅;
    ready_out <= \;
  end
end
if (receive_state == ۶) begin
  if (valid_in == \) begin
    receive_state <= v;
    ready_res <= ·;
    RES[\alpha:\alpha] <= data_in;
    ready_out <= \;
  end
  el se begin
    receive_state <= ⋅;
    ready_res <= ·;
    RES <= ⋅;
    ready_out <= \;
  end
```


```
end
    if (receive_state == Y) begin
      if (valid_in == \) begin
        receive_state <= ⋅;
        ready_res <= \;
        RES[v_{:+}] <= data_in;
        ready_out <= \;
      end
      el se begin
        receive_state <= ⋅;
        ready_res <₌ ·;
        RES <= ⋅;
        ready_out <= \;
      end
    end
  end
end
```

خواندن داده نیز به صورت بالا هندل شده است که به خوبی نمایانگر ساختار هندشیک گونه این اینترکانکشن است. تنها نکته حائز اهمیت این است که این کدها متعلق به مستر بودند. همانطور که گفتیم این پروتکل رویکرد تک جهتهای دارد. لذا پیاده سازی صورت گرفته در اسلیو عینا به همین شکل است تا امکان ارسال اسلیو به مستر داده را فراهم سازد.

مطابق شکل زیر، این پروتکل در زمان ۴۳ اولین ریزالت خود را محاسبه می کند. با توجه به اینکه از زمان ۸ از حالت ریست خارج شده و در حال پردازش است، متوجه می شویم زمان مورد نیاز بری انجام این محاسبه در بدترین حالت ۳۵ واحد طول کشید.



در ادامه چند نمونه عملیات ضرب صورت گرفته به کمک این اینترکانکشن را بررسی میکنیم.



این پروتکل بشدت شبیه پروتکل قبلی است با این تفاوت که دیگر یکطرفه نبوده و خودش ذاتیا Avalon® ۲.۲. های مصورد نیاز ما را هندل کرده است. برای این پروتکل از دو داک ۳۸۲ های مسورد نیاز ما را هندل کرده است. برای این پروتکل از دو داک ۱۳۸۳ Memory Mapped Interface Signal Roles و ۱۶۶۷۰۶۸۰pdf سیگنال ۱۳۶۹ مشال برای خواندن داده، آدرس روی باس عملیات خورده شده برروی باس متناسب قرار می گیرد. برای مثال برای خواندن داده، آدرس روی باس آدرس قرار میگیرد و پس از فعال شدن سیگنال شدن سیگنال نوشتن قرار گرفته و پس از فعال شدن سیگنال نوشتن قرار گرفته و پس از فعال شدن سیگنال نوشتن، داده نوشته می شود.

پیاده سازی مستر و اسلیو مربوطه در فایل avalon\_mm\_slave\_wrapper.sv قرار دارد. تست بنچ مربوط به این فایل نیز با نام avalon\_mm\_tb.sv قرار گرفته است.

محتویات این فایل به شکل زیر است که در آن هر مقدار به تعدادی خانه حافظه پنداشته شده و مانند خانههای حافظه با آنها برخورد می شود.

```
parameter int SZ = my
)(
input _rst,
input clk,
input [m:-]addr, // An An Bn Bn Cm Cm Cm Cn
input read,
input write,
input [na:-]write_data,
output reg [na:-]read_data
);

reg [SZ-n:-] areg;
reg [SZ-n:-] breg;
wire [mather the start;
wire ready, start;
```

```
mult #(
  .SZ(SZ)
) main_module (
  .a(areg),
  .b(breg),
  .000(000),
  .start(start),
  _rst(_rst),
  .clk(clk),
  .ready(ready)
always @(posedge clk, negedge _rst) begin
  if (!_rst) begin
    areg <= ⋅;
    breg <₌ ·;
    read_data <= ⋅;
  DDDD begin
    if (read) begin
      if (addr == %) begin
         read_data <= □□□[\Δ:-];
      □□□□ if (addr == ۵) begin
        read_data <= 000[٣١:١۶];
      □□□□ if (addr == ۶) begin
        read_data <= 000[fv:٣٢];
      □□□□ if (addr == v) begin
         read_data <= 000[۶۳:۴۸];
      DDDD begin
         read_data <₌ ·;
    DDDD if (write) begin
      if (addr = \cdot) begin
         areg[۱۵:۰] <= write_data;
      DDDD if (addr == \) begin
```


```
areg[٣١:١۶] <= write_data;
        if (addr == ٢) begin
          breg[\∆:-] <= write_data;
        □□□□ if (addr == ٣) begin
          breg[٣١:١۶] <= write_data;
    endmodule
module avalon_mm_master_wrapper #(
  parameter int SZ = ٣٢
 input _rst,
  input clk,
  input [TI:-]A,
  input [٣١:-]B,
  input [۱۵:-]read_data,
 output out_clk,
 output reg [۶۳:-]res,
  output reg [٣:٠]addr, // A\ A\ B\ B\ C\ C\ C\ C\ C\
  output reg read,
  output reg write,
 output reg [۱۵:-]write_data
 assign out_clk = clk;
  reg [v:-] state;
  always @(posedge clk, negedge _rst) begin
    if (!_rst) begin
      state <= ⋅;
      addr<= ⋅;
      read <= ⋅;
      write <= ·;
      write_data <= ⋅;
      □□□ <= ·;
```

```
DDDD begin
  if (state == ·) begin
    state <= \;
    addr<= ⋅;
    read <= ⋅;
    write <= \;
    write_data <= A[\∆:-];
  □□□□ if (state == \) begin
    state <= r;
    addr <= \;
    read <= ⋅;
    write <= \;
    write_data <= A[٣١:١۶];
  □□□□ if (state == ٢) begin
    state <= ";
    addr <= ٢;
    read <= ⋅;
    write <= \;
    write_data <= B[\\\alpha:\cdot\];
  □□□□ if (state == ٣) begin
    state <= °;
    addr <= ٣;
    read <= ⋅;
    write <= \;
    write_data <= B[٣١:١۶];
  □□□□ if (state == *) begin
    state <= ∆;
    addr <= °;
    read <= \;
    write <= ⋅;
  □□□□ if (state == ۵) begin
    state <= ۶;
    addr <= Δ;
    read <= \;
    write <= ⋅;
```

```
□□□□ if (state == ۶) begin
        state <= v;
        addr <= γ;
        read <= \;
        write <= ⋅;
        □□□[\Δ:•] <= read_data;</pre>
      □□□□ if (state == Y) begin
        state <= ∧;
        addr <= v;
        read <= \;
        write <= ·;
        ۵۵۵[۳۱:۱۶] <= read_data;
      □□□□ if (state == λ) begin
        state <= 9;
        addr<= ⋅;
        read <= ⋅;
        write <= ⋅;
        □□□[۴٧:٣٢] <= read_data;</pre>
      □□□□ if (state == ٩) begin
        state <= ⋅;
        addr<= ⋅;
        read <= ⋅;
        write <= ⋅;
        □□□[۶٣:۴λ] <= read_data;</pre>
    endmodule
```

همانطور که ملاحظه می شود، طرز برخورد مانند یک حافظه word-addressable با طول کلمه ۱۶ بیت است.


خروجی ویوفرم مربوط به این اینترکانشکن را نیز ببینیم:




همانطور کـه ملاحظـه ," res : ",\$ همانطور کـه ملاحظـه , به شروع از ۸، یعنی (۲۳ اولین خروجی خود را می دهد، که با توجه به شروع از ۸، یعنی عملا ۱۵ واحد زمانی تا اولین خروجی خود زمان نیاز داشت.

#### AXIF (T

به طور کلی پروتوکل های خانواده AXI از تجمیع تعدادی فرایند AXI تشکیل شده است. AXI به طور خاص از ۵ کانال استفاده میکنید که آنهارا تحت عناوین AXI (آدرس نوشتن) این AXI (پاسخ نوشتن) AXI (پاسخ نوشتن) AXI (آدرس خوانیدن) AI (خوانیدن) یاد میکنید. برای پیادهسازی این پروتوکل نیز باید تحت ۲ ماژول، یکی برای IXI به master و دیگری برای IXI استفاده کنیم.



1



نمونه سیگنال های درخواست های نوشتن و خواندن در AXI۴

پیادهسازی این پروتوکل ها را در زیر مشاهده میکنید:

پیادهسازی مکانیزم HandShaking برای دریافت داده از ارباب.

```
if (arready & arvalid & mulready) begin
   $display($time, " | slave | ", "snd rdata : ", outregs[0], " ind : %1d", 0);
   araddr_reg <= araddr;</pre>
   arready <= 0; // end addr read
rdata <= outregs[0]; // begin data read</pre>
   rpos <= 0 + 1;
   rvalid <= 1;
   rresp <= 1;
   rlast <= 0;
end
rdata <= outregs[rpos];
                            ■ WIDTHTRUNC: Bit extraction of array[7:0] requires 3 bi
   rpos \leftarrow rpos + 1;
   rlast <= rpos == (2 * SZ / DSZ - 1);
                                          ■ WIDTHEXPAND: Operator EQ expects 32 bits
end
if (rready & rvalid & rlast) begin
   rvalid <= 0; // end data read
          <= 0:
   rdata
   rlast
           <= 0:
   rresp <= 0;
   arready <= 1; // begin addr read</pre>
```

#### پیادهسازی مکانیزم HandShaking برای فرستادن داده به ارباب.

```
(awvalid & awready) begin
   awvalid <= 0;
   wdata <= outregs[awaddr * 4];</pre>
          \leq awaddr * 4 + 1;
   wpos
   wvalid <= 1;
   wlast <= 0;
end
if (wvalid & wready) begin
   $display($time, " | master | ", "snd wdata : ", outregs[wpos], " ind : %1d", wpos);
   wdata <= outregs[wpos];</pre>
                            ■ WIDTHTRUNC: Bit extraction of array[7:0] requires 3 bit
   wpos <= wpos + 1;
wlast <= ((wpos & 3) == 3);
if (wvalid & wready & wlast) begin
   wvalid <= 0;
   wlast <= 0;
wdata <= 0;
   bready <= 1;
if (bready & bvalid) begin
   $display($time, " | master | ", "bresp : ", bresp);
   bready <= 0;</pre>
   awvalid <= 1;
   awaddr \leq (awaddr + 1) & 1;
```

مكانيزم HandShaking براى فرستادن ورودى ها به برده.

مكانيزم HandShaking براى خواندن نتيجه از برده.

در نهایت نتیجه آزمون این پروتوکل به شکل زیر است:

```
37
     master | rcv rdata :
                             0 ind : 4
     slave | rcv wdata : 49 ind : 1
slave | snd rdata : 0 ind : 5
37
     master | snd wdata :
master | rcv rdata :
39
                             0 ind : 3
                             0 ind : 5
     slave | rcv wdata :
                             0 ind : 2
39
     slave | snd rdata :
41
                             29 ind : 4
     master
             | snd wdata :
41
     master | rcv rdata :
                             0 ind : 6
     slave | rcv wdata :
                             0 ind : 3
     slave | snd rdata :
41
                             0 ind : 7
     master | bresp : 1
43
     master | rcv rdata :
43
                             0 ind : 7
     slave | snd rdata :
                             x ind : 8
45
     master | snd wdata : 29 ind : 4
45
     master | res :
     slave | snd rdata : 203 ind : 0
47
             | snd wdata : 161 ind : 5
     master
     master i
              rcv rdata : 203 ind : 0
```

همانطور که مشاهده میکنید، کل تاخیر رفت و برگشت این پروتوکل به اندازه ۴۵ است که تقریبا نیمی برای فرستادن مقادیر و نیم دیگر برای خواندن نتیجه صرف شده است.

#### **AXI**<sup>§</sup> stream

این پروتوکل نیز بسیار شبیه  $AXI^{\mathfrak{g}}$  عادی است با این تفاوت که این پروتوکل دیگر دوطرفه نیست و تنها یک سویه است. علاوه بر این تنها یک کانال تحت عنوان T(ارسال) داریم که سیگنال های اصلی T تنها یک سویه است. علاوه بر این T و T T هستند. در اینجا با توجه به اینکه میخواهیم به ضرب

کننده داده هارا فرستاده و نتیجه را بگیریم، به ۲ تا از این کانالها نیاز داریم که یکی را از پردازنـده بـه ماژول و دیگری را از ماژول به پردازنده در نظر میگیریم. حال باقی مراحل مشابه قبل است.

به طور کلی مکانیزم ارتباطی این پروتوکل به این شکل در ارباب و برده پیاده شده است. به طوری که به طور کیوسته هر طرف برای طرف دیگر مقادیر مورد نظر خود را میفرستد.

در نهایت نتیجه آزمون این پروتوکل نیز به شکل زیر است :

```
master | rcv tdata : 0 ind : 4 master | snd tdata : 161 ind : 5
slave | rcv tdata : 29 ind : 4 slave | snd tdata : 0 ind : 5
                                   41245 =>
                12551 *
                                                                 517665995
| tb |
| master | rcv tdata :
| master | snd tdata :
| slave | rcv tdata : 161 ind :
| slave | snd tdata : 0 ind :
 master | rcv tdata :
master | snd tdata :
 slave | rcv tdata :
slave | snd tdata :
 master | rcv tdata :
master | snd tdata :
                                   0 ind : 7
 slave |
slave |
            rcv tdata :
                                 0 ind : 7
            snd tdata : 203 ind : 0
            | rcv tdata : 203 ind : 0
 master
 master | res :
                                        517665995
 master | snd tdata :
                                  49 ind : 1
 slave |
              rcv tdata :
```

همانطور که مشاهده میکنید، این پروتوکل نیز در زمان ۵۹ به نتیجه رسیده است. البته مقداری زود تر نیز در زمان ۴۳ به نتیجه رسیده بود اما به دلایلی از جمله استفاده از ورودی ناقص برای محاسبه، به نتیجه اشتباه رسیده بود.

### AXI f lite (à

این پروتوکل دقیقاً مانند AXI است تنها با این تفاوت که مدارات این پروتوکل بسیار ساده تر از NVI و rlast و wlast و wlast و start و از روش

ندارد. با توجه به همین مساله، صرفاً باید تغییر جزئی به سیستم آدرس دهی خود دهیم و همه چیز بــه درستی کار خواهد کرد.

نتیجه آزمون این پروتوکل نیز به شکل زیر است:

```
slave | snd rdata : 30 ind : 3
master | bresp : 1
master | rcv rdata : 30 ind : 3
                              12551 *
                                                       41245 =>
                                                                                                  517665995
         tb |
         master | snd wdata : 7 ind : 0 slave | snd rdata : 0 ind : 4 master | rcv rdata : 0 ind : 4
      | slave | rcv wdata :
| master | bresp : 1
| slave | snd rdata :
       master | snd wdata : 49 ind : 1
master | rcv rdata : 0 ind : 5
        slave | rcv wdata : 49 ind : 1
slave | snd rdata : 0 ind : 6
       | master | bresp : 1
| master | rcv rdata :
         master | snd wdata : 0 ind : 2
slave | snd rdata : 0 ind : 7
master | rcv rdata : 0 ind : 7
                                                      0 ind : 2
         slave | rcv wdata :
master | bresp : 1
                                                      0 ind : 2
73
75
         slave | snd rdata : 203 ind : 0
master | snd wdata : 0 ind : 3
```

همانطور که در نتیجه میبینید، این آزمون نیز در زمان ۷۳ به نتیجه رسیده که با توجه به نبود قابلیت burst پیشبینی میشد. به این ترتیب سربار و تاخیر فرستادن پیام ها بالا رفته است.

### نتیجه گیری نهایی

برای این کار تست بنچ هارا کمی تغییر میدهیم که اولین زمانی که جواب درست را حساب کردند گزارش کنند. به این شکل، نتیجه آزمایش این پروتوکل ها به شکل زیر خواهد بود :

```
./simul_axi4.sh
                                                     23:51
5792444
                                                                ./simul_axi4_lite.sh
                                                                                                                                                                 5792444
       10234*
                                                                                                            calculation done in time
123124* 12412 =
calculation done in time
                                                                                                                                                             1528215088
      123124*
                       12412 =
                                                 1528215088
                                                                                                            calculation done in time
1234235* 13156 =
calculation done in time
                                                              72
                                                                                                                                                           16237595660
    1234235*
                                                16237595660
calculation done in time 537321351* 24627837 =
                                                                                                             calculation done in time
537321351* 24627837 = calculation done in time 2450863396*1082744449 =
                                                                                                            537321351* 24627837 = calculation done in time
                                       13233062649047787
                                                                                                                                                   13233062649047787
                                                                                                            2450863396*1082744449 =
                                                                                                                                                2653658737276288804
                                    2653658737276288804
calculation done in time
75814409* 837834339 =
                                                                                                           calculation done in time 75814409* 837834339 =
                                      63519915251190651
                                                                                                                                                   63519915251190651
calculation done in time 2260302605*3336542605 =
                                                                                                            calculation done in time 2260302605*3336542605 =
                                                                                                                                                7541595941774986025
                                    7541595941774986025
                                                                                                            calculation done in time
851608677* 154620434 =
calculation done in time
                                                                                                                                                 131676103235905818
 851608677* 154620434 =
                                     131676103235905818
                                                                                                            calculation done in time
calculation done in time
2163467009*2262289677
                                                                                                           2163467009*2262289677 = calculation done in time
                                    4894389080990766093
                                                                                                                                               4894389080990766093
calculation done in time 3139694966*2660093245 =
                                                                                                            3139694966*2660093245 =
                                                                                                                                               8351881370417104670
                                    8351881370417104670
calculation done in time 7
4141111277*3324901260 = 13768786102697509020
                                                                                                           calculation done in time 3 4141111277*3324901260 = 13768786102697509020
calculation done in time
                                                                                                           calculation done in time 4244498937*1664558278 =
                                                                                                                                               7065215841545550486
                                    7065215841545550486
4244498937*1664558278 =
avg time: 73.6667
src/axi4_lite_tb.sv:191: $finish called at 1300 (1s)
                                                                                                           calculation done in time 46 avg time: 40.6667 src/axi4_tb.sv:197: $finish called at 1300 (1s)
                                                     23:52 ./simul_avalon_st.sh
                                                                                                                                                         23:52
5792444
                                                                                                                                                                   ./simul_axi4_stream.sh
                                                                                                             10234*
calculation done in time
123124* 12412 =
                                                                                                      calculation done in time
                                                 1528215088
                                                                                                           123124*
                                                                                                                          12412 =
                                                                                                                                                     1528215088
                                                                                                      calculation done in time
1234235* 13156 =
 calculation done in time
                                               16237595660
     1234235*
                       13156 =
                                                                                                                                                    16237595660
 calculation done in time
                                                                                                       calculation done in time
537321351* 24627837 =
537321351* 24627837 = calculation done in time
                                       13233062649047787
                                                                                                                                           13233062649047787
                                                                                                     calculation done in time 2450863396*1082744449 =
2450863396*1082744449 =
                                    2653658737276288804
                                                                                                                                        2653658737276288804
calculation done in time 75814409* 837834339 =
                                                                                                      calculation done in time
75814409* 837834339 =
                                       63519915251190651
                                                                                                                                           63519915251190651
calculation done in time 2260302605*3336542605 =
                                                                                                      calculation done in time 2260302605*3336542605 =
                                    7541595941774986025
                                                                                                                                        7541595941774986025
calculation done in time
851608677* 154620434 =
                                                                                                      calculation done in time
851608677* 154620434 =
                                     131676103235905818
                                                                                                                                          131676103235905818
calculation done in time 2163467009*2262289677 =
                                                                                                      calculation done in time
2163467009*2262289677 =
                                    4894389080990766093
                                                                                                                                        4894389080990766093
                                                                                                      calculation done in time 3139694966*2660093245 =
calculation done in time
3139694966*2660093245 =
                                    8351881370417104670
calculation done in time 54
414111277*3324901260 = 13768786102697509020
calculation done in time 44
                                                                                                      calculation done in time 3
4141111277*3324901260 = 13768786102697509020
                                                                                                      calculation done in time 4244498937*1664558278 =
                                                                                                                                        7065215841545550486
4244498937*1664558278 =
                                    7065215841545550486
                                                                                                     4241436377100433270 7632136 36
calculation done in time 36
avg time : 35.8333
src/axi4_stream_tb.sv:156: $finish called at 1300 (1s)
calculation done in time avg time : 47.0000
src/avalon_st_tb.sv:157: $finish called at 1300 (1s)
```

```
./simul_avalon_mm.sh
                                                 23:53
                                                 5792444
calculation done in time
123124* 12412 =
                                                         16
                                             1528215088
calculation done in time
1234235* 13156 =
                                           16237595660
calculation done in time
537321351* 24627837 = 13233062649047787
calculation done in time 20
2450863396*1082744449 = 2653658737276288804
                                                         20
calculation done in time 75814409* 837834339 =
                                   63519915251190651
calculation done in time
2260302605*3336542605 =
                                7541595941774986025
calculation done in time 851608677* 154620434 =
                                                         20
                                  131676103235905818
calculation done in time
                                4894389080990766093
2163467009*2262289677 =
calculation done in time
3139694966*2660093245 =
                                8351881370417104670
calculation done in time 204141111277*3324901260 = 13768786102697509020
calculation done in time 4244498937*1664558278 =
                                7065215841545550486
calculation done in time
     time : 19.1667
src/avalon_mm_tb.sv:140: $finish called at 1300 (1s)
```

با توجه به این که زمان برابر با Fmax \* clk است و Fmax وابسته به مدار پیچیده ضرب ما است. در این صورت میتوانیم این پروتوکل هارا در این شرایط محدود شده مطابق تعداد کلاک های مورد نیازشان مقایسه کرد که نتایج به شرح زیر است:

avalon\_mm : ١٩.١۶ clk

axif\_stream : ٣٥.٨٣ clk

axif: ۴..99 clk

avalon\_st : ۴٧ clk

axif\_lite: ٧٣.۶۶ clk

با توجه به این آزمون، در شرایط آزمایش ما avalon\_mm بیشترین کارایی را ثبت نمود.