

•
به نام خدا



آزمون میانترم درس سیستم‌های دیجیتال کم‌توان

استاد : دکتر اجلالی

مهدی بهرامیان ۴۰۱۱۷۱۵۹۳

دانشکده مهندسی کامپیوتر
دانشگاه صنعتی شریف

بهار ۱۴۰۴

سوال ۴ - مقایسه جمع کننده‌های RCA و MCC

برای این سوال ما ابتدا هرکدام از این مدارها را به زبان وریلاگ پیاده سازی میکنیم :

```
1  module MCCAdder ( verilog
2      input  [15:0] a,
3      input  [15:0] b,
4      output [16:0] s
5  );
6      wire [3:-1] C;
7      assign C[-1] = 0;
8      genvar i;
9      generate
10         for (i = 0; i < 4; i++) begin : gen_mcc
11             MCC4 _mcc (
12                 .a(a[i*4+:4]),
13                 .b(b[i*4+:4]),
14                 .cin(C[i-1]),
15                 .cout(C[i]),
16                 .s(s[i*4+:4])
17             );
18         end
19     endgenerate
20     assign s[16] = C[3];
21 endmodule
22
23 module MCC4 (
24     input [3:0] a,
25     input [3:0] b,
26     input cin,
27     output [3:0] s,
28     output cout
29 );
30     wire [3:-1] C;
31     assign C[-1] = ~cin;
32     genvar i;
33     generate
34         for (i = 0; i < 4; i += 1) begin : gen_mcc
35             MCC1 _1 (
36                 .a(a[i]),
37                 .b(b[i]),
38                 ._cin(C[i-1]),
39                 ._cout(C[i]),
40                 .s(s[i])
41             );
42         end
43     endgenerate
```

```

44     assign cout = ~C[3];
45 endmodule
46
47 module MCC1 (
48     input a,
49     input b,
50     input _cin,
51     output s,
52     output _cout
53 );
54     wire P;
55     wire G;
56     xor (P, a, b);
57     and (G, a, b);
58     wire _wk1;
59     wire _st0;
60     assign (pull1, weak0) _wk1 = 1;
61     // assign _wk1 = 1;
62     assign _st0 = 0;
63     pmos _p0 (_cout, _wk1, G);
64     wire _inter;
65     nmos _n0 (_cout, _inter, G);
66     nmos _n1 (_inter, _st0, ~P);
67     nmos _n2 (_cout, _cin, P);
68     xnor (s, P, _cin);
69 endmodule

```

نحوه پیاده سازی واحد جمع کننده MCC به این صورت است که ابتدا ماژول ۱ بیتی آن را میسازیم که ورودی های آن a , b و \overline{cin} و خروجی های آن s , \overline{cout} است. معماری این MCC بر مبنی مدار بررسی شده در این فیلم است. سپس با استفاده از این ماژول، MCC ۴ بیتی را میسازیم که درواقع ۴ تا از این MCC های یک بیتی را به طور متوالی متصل کرده و زنجیره نقلی را حاتمه میدهم. قابل توجه است که تعداد ۴ طبقه برای MCC در تحلیل ساده بهینه است. در نهایت با استفاده از ماژول های ۴ بیتی، جمع کننده ۱۶ بیتی خود را میسازیم.

برای مشابهت میان ساختار مدار ها، RCA خود را نیز با ساختار مشابه طراحی میکنیم :

```

1  module NormalAdder (
2      input  [15:0] a,
3      input  [15:0] b,
4      output [16:0] s
5  );
6      wire [3:-1] C;
7      assign C[-1] = 0;
8      genvar i;
9      generate
10         for (i = 0; i < 4; i++) begin : gen_fa
11             FA4 _fa (

```

verilog

```

12         .a(a[i*4+:4]),
13         .b(b[i*4+:4]),
14         .cin(C[i-1]),
15         .cout(C[i]),
16         .s(s[i*4+:4])
17     );
18     end
19     endgenerate
20     assign s[16] = C[3];
21 endmodule
22
23 module FA4 (
24     input [3:0] a,
25     input [3:0] b,
26     input cin,
27     output [3:0] s,
28     output cout
29 );
30     wire [2:0] cinter;
31
32     FullAdder _0 (
33         .a(a[0]),
34         .b(b[0]),
35         .c(cin),
36         .cout(cinter[0]),
37         .s(s[0])
38     );
39
40     FullAdder _1 (
41         .a(a[1]),
42         .b(b[1]),
43         .c(cinter[0]),
44         .cout(cinter[1]),
45         .s(s[1])
46     );
47
48     FullAdder _2 (
49         .a(a[2]),
50         .b(b[2]),
51         .c(cinter[1]),
52         .cout(cinter[2]),
53         .s(s[2])
54     );
55
56     FullAdder _3 (
57         .a(a[3]),

```

```

58     .b(b[3]),
59     .c(cinter[2]),
60     .cout(cout),
61     .s(s[3])
62 );
63 endmodule
64
65 module FullAdder (
66     input  a,
67     input  b,
68     input  c,
69     output s,
70     output cout
71 );
72     assign {cout, s} = a + b + c;
73 endmodule

```

توجه کنید که بعد از مرحله طراحی دیجیتال/سطح سوییچ در ورپلاگ این مدارات توسط تست بنچ های جامعی آزموده شدند تا از صحت کارکرد مدار ها آسوده خاطر باشیم و در هنگام شبیهسازی آنالوگ دچار مشکل نشویم.

همینطور برای ارزیابی درست این مدارات به یک تولید کننده ورودی تصادفی نیازمندیم که به مداراتمان ورودی بدهد. برای اینکار مدار زیر طراحی شده است :

```

1  module RNG (
2      input clk,
3      input rst,
4      input [7:0] seed,
5      output reg [7:0] rnd
6  );
7      always @(posedge clk) begin
8          if (rst) rnd <= seed;
9          else begin
10             repeat (3) begin
11                 {rnd[7:1], rnd[0]} = {rnd[6:0], rnd[3] ^ rnd[4] ^ rnd[5] ^
12                                     rnd[7]};
13             end
14         end
15     endmodule
16
17 module INPGEN (
18     input clk,
19     input rst,
20     output [15:0] a,
21     output [15:0] b
22 );
23     RNG _0 (

```

```

24     .clk (clk),
25     .rst (rst),
26     .seed(8'b01010101),
27     .rnd (a[7:0])
28 );
29
30 RNG _1 (
31     .clk (clk),
32     .rst (rst),
33     .seed(8'b01011010),
34     .rnd (b[7:0])
35 );
36
37 RNG _2 (
38     .clk (clk),
39     .rst (rst),
40     .seed(8'b01101010),
41     .rnd (a[15:8])
42 );
43
44 RNG _3 (
45     .clk (clk),
46     .rst (rst),
47     .seed(8'b10101011),
48     .rnd (b[15:8])
49 );
50
51 endmodule

```

حال باید همه این مدارات را تجمیع کنیم و با استفاده از ابزار سنتز yosys آنها را به نتلیست اسپایس تبدیل کنیم و در نهایت با استفاده از ngspice آنها را شبیهسازی کنیم و وضعیت انرژی مصرفی را از آن استخراج کنیم.

برای اینکار از اسکریپت yosys زیر استفاده میکنیم :

```

1  read_verilog -sv digital/RNG.v
2  read_verilog -sv digital/MCCAdder.v
3  read_verilog -sv digital/MCCBench.v
4  read_verilog -sv digital/NormalAdder.v
5  read_verilog -sv digital/NormalBench.v
6
7
8  read_verilog -lib yosys/prim_cells.v
9
10 proc;; memory;; techmap;;
11
12 dfflibmap -liberty yosys/prim_cells.lib
13 abc -liberty yosys/prim_cells.lib;;

```

yosys

14

15 write_spice bench.mod

این اسکریپت صرفاً کدهای توضیح داده شده را بارگیری میکند و پس از سنتز به عنوان نتلیست spice با توجه به کتابخانه prim_cells.lib خروجی میدهد.

برای شبیه‌سازی ngspice نیز از تست بنچ زیر استفاده میکنیم :

1 .title "MCC Adder CIRC"

spice

2

3 * supply voltages

4 .global Vss Vdd

5 Vgnd Vgnd 0 DC 0

6 Vpwr Vpwr 0 DC 3

7 * Vss Vss Vpwr DC 0

8 * Vdd Vdd 0 DC 3

9 Rgnd Vgnd Vss 0.001

10 Rpwr Vpwr Vmeasin 0.001

11 Vmeasin Vmeasin Vdd DC 0

12

13 * simple transistor model

14 .MODEL cmosn NMOS LEVEL=1 VT0=0.7 KP=110U GAMMA=0.4 LAMBDA=0.04 PHI=0.7

15 .MODEL cmosp PMOS LEVEL=1 VT0=-0.7 KP=50U GAMMA=0.57 LAMBDA=0.05 PHI=0.8

16

17 * load design and library

18 .include yosys/prim_cells_cmos.mod

19 .include bench.mod

20

21 * input signals

22 Vclk clk 0 PULSE(0 3 1 0.1 0.1 0.8 2)

23 Vrst rst 0 PULSE(0 3 0.5 0.1 0.1 2.9 40)

24

25 Xadder clk rst x0 x1 x2 x3 x4 x5 x6 x7 x8 x9 x10 x11 x12 x13 x14 x15 x16
MCCBench

26

27 .tran 0.1 40

28 .save i(Vmeasin) v(Vmeasin)

29 * .save v(Vmeasin)

30 * .probe p(counter)

31 * .save counter:power

32 .control

33 set filetype=ascii

34 * run

35 * plot v(clk) v(x0)/4+10 v(x1)/4+11 v(x2)/4+12 v(x3)/4+13 v(x4)/4+14 v(x5)/4+15
v(x6)/4+16 v(x7)/4+17 i(Vmeasin)+20

36 * save i(Vmeasin)

```


37 * plot v(clk) v(rst)+5 v(en)+10 v(out0)+20 v(out1)+25 v(out2)+30
    Vmeasin#branch+40
38 .endc
39
40 .end

```


این تست بنچ مسئول تولید سیگنال clk و rst و همینطور مطرح کردن probe های لازم برای اندازه گیری توان مصرفیست. نحوه استفاده از ngspice نیز به این صورت است که با استفاده از مود batch و خروجی raw، جدول کامل ولتاژ و جریان دو سر تغذیه مدار را اندازه میگیریم و با استفاده از یک اسکریپت پایتون ساده آنرا تحلیل میکنیم.

نتیجه آزمون به این صورت است :

• RCA



• MCC



همانطور که مشاهده میکنید، به طور میانگین، انرژی مصرفی MCC $\frac{4}{3}$ انرژی مصرفی RCA است و با توجه به این که PDP تقریباً برابر با میزان انرژی بر محاسبه است و در اینجا تعداد دفعات حساب کردن جمع برابر است (به علت یکسان بودن نرخ کلاک) پس شاخص PDP نیز رفتار مشابهی دارد. بخش عمده ای از این تفاوت نیز به علت wired logic استفاده شده برای انتقال بیت نقلی است.

سوال ۵ - مقایسه الگوریتم‌های quick-sort و merge-sort با استفاده از MEET

برای این سوال کافیست از سایت آزمایشگاه، MEET را دریافت کنیم و merge-sort و حالت بیکار را پیاده سازی کنیم. توجه کنید که کد quick-sort به عنوان مثال خود MEET قرار دارد. همچنین کد merge-sort ما نیز بر مبنی کد quick-sort مخزن است.

```
1 void mergeSort(int arr[], int res[], int tmp[], int len) {
2     if (len <= 1) {
3         res[0] = arr[0];
4         return;
5     }
6     int llen = len / 2;
7     int rlen = len - llen;
8     mergeSort(arr, tmp, res, llen);
9     mergeSort(arr + llen, tmp + llen, res + llen, rlen);
10    int *lpt = tmp;
11    int *rpt = tmp + llen;
12    int *respt = res;
13    int l = 0;
14    int r = 0;
15    int rr = 0;
16    while (rr < len) {
17        if (r >= rlen || (l < llen && lpt[l] <= rpt[r]))
18            respt[rr++] = lpt[l++];
19        else
20            respt[rr++] = rpt[r++];
21    }
22 }
23
24 int main() {
25     ...
26     // فراخوانی تابع
27     int res[LENGTH];
28     int tmp[LENGTH];
29     int i;
30     mergeSort(array, res, tmp, LENGTH);
31     ...
32 }
```

برای اینکه در حالت idle نیز بتوان مصرفی را اندازه بگیریم، کافیست یک حلقه داشته باشیم که درونش پر از دستورات nop برای آرم باشد. هدف از اینکه این حلقه این تعداد nop دارد و صرفاً یک nop نیست نیز این است که نسبت تعداد nop به سایر دستورات مانند پرش تا جای امکان بالا باشد در نتیجه تا جای امکان پردازنده هیچ کار اضافه نکند. هرچند که اینکار باعث میشود مقداری توان مصرفی باس آدرس میکرو کنترلر بالا برود.

```

1  int main() {
2      register int i = 237064 / 128;
3      while (i--) {
4          asm("nop");
5          asm("nop");
6          ...
7          asm("nop");
8          asm("nop");
9      }
10 }

```

این کد به گونه ای تنظیم شده است که دقیقا به همان تعدادی دستور اجرا کند که quick sort دستور اجرا میکند تا مقایسه بهتری داشته باشیم.

نتیجه آزمون این سه کد به شکل زیر است :

- infloop

1	sim_num_insn executed after analysis started	237058 # total number of instructions	result
2	sim_num_refs	1 # total number of loads and stores executed	
3	sim_num_loads	1 # total number of read memory accesses	
4	sim_num_flash_loads	1 # total number of Flash read memory accesses	
5	sim_num_sram_loads	0 # total number of SRAM read memory accesses	
6	sim_num_stores	0 # total number of write memory accesses	
7	sim_total_energy	286937.2188 # total energy consumption (nJ)	
8	sim_elapsed_time	1 # total simulation time in seconds	
9	sim_inst_rate	237058.0000 # simulation speed (in insts/sec)	

- qsort

1	sim_num_insn executed after analysis started	237064 # total number of instructions	result
2	sim_num_refs	47195 # total number of loads and stores executed	
3	sim_num_loads	35372 # total number of read memory accesses	
4	sim_num_flash_loads	2002 # total number of Flash read memory accesses	
5	sim_num_sram_loads	33370 # total number of SRAM read memory accesses	
6	sim_num_stores	21227 # total number of write memory accesses	
7	sim_total_energy	628401.5625 # total energy consumption (nJ)	
8	sim_elapsed_time	1 # total simulation time in seconds	
9	sim_inst_rate	237064.0000 # simulation speed (in insts/sec)	

- msort

1	sim_num_insn executed after analysis started	380755 # total number of instructions	result
2	sim_num_refs	75367 # total number of loads and stores executed	
3	sim_num_loads	61411 # total number of read memory accesses	
4	sim_num_flash_loads	2001 # total number of Flash read memory accesses	

5	sim_num_sram_loads	59410	# total number of SRAM read memory accesses
6	sim_num_stores	41950	# total number of write memory accesses
7	sim_total_energy	1076878.7500	# total energy consumption (nJ)
8	sim_elapsed_time	1	# total simulation time in seconds
9	sim_inst_rate	380755.0000	# simulation speed (in insts/sec)

توجه کنید که با توجه به نحوه توسعه برنامه ها، merge-sort و quick-sort وظیفه مشابهی در مرتب کردن یک آرایه یکسان دارند. با این حال quick-sort با توجه به locality بسیار بالا تر، هم از دستورات کمتری استفاده نموده و هم تقریباً به اندازه نصف merge-sort انرژی مصرف نموده. از نظر توان مصرفی نیز اوضاع شکل زیر است :

برنامه اجرا شده	تعداد دستورات اجرا شده	انرژی مصرف شده (nJ)	توان مصرف شده (nJ/Inst)
پردازنده بیکار	۲۳۷۰۵۸ (۱x)	۲۸۶۹۳۷ (۱x)	۱.۲۱
quick-sort	۲۳۷۰۶۴ (۱x)	۶۲۸۴۰۱ (۲.۱۹x)	۲.۶۵
merge-sort	۳۸۰۷۵۵ (۱.۶۱x)	۱۰۷۶۸۷۸ (۳.۷۵x)	۲.۸۳

همانطور که در جدول نیز مشاهده میکنید، مرج سورت هم از نظر زمانی و هم از نظر مصرف توان و انرژی از quick-sort بدتر است. در نتیجه در بیشتر اوقات بهتر است از quick-sort استفاده کنیم.

سوال ۶ - الگوریتم DVFS

حل این مسئله را با توجه به این نکته شروع میکنیم که اگر یک وظیفه به اندازه زمان T طول میکشد، در این صورت، برای انجام آن حداقل $\frac{T}{f_{\max}}$ چرخه ساعت نیاز است. همینطور میدانیم که ρ_0 قطعاً طوری تعیین میشود که وظیفه مان در بدترین حالت، دقیقاً در زمان Deadline خاتمه یابد، چراکه در غیر این صورت Slack-time بلا استفاده داریم و میتوانستیم از آن برای بهبود کارایی استفاده کنیم! بر این مبنی رابطه زیر را متصور میشویم (فرکانس پردازش در زمان $t = f(t)$)

$$\begin{aligned} \text{تعداد چرخه ساعت} &= \int_{t=0}^{\text{Deadline}=8\text{ms}} f(t)dt \geq T_{\max} f_{\max} = (6\text{ms}) f_{\max} \\ \int_{t=0}^{8\text{ms}} \frac{f(t)}{f_{\max}} dt &= \int_{t=0}^{8\text{ms}} \rho(t) dt = \int_{t=0}^{8\text{ms}} \left(\rho_0 + (1 - \rho_0) \frac{t}{8\text{ms}} \right) dt = 8\text{ms} \rho_0 + \frac{1 - \rho_0}{8\text{ms}} \frac{(8\text{ms})^2}{2} = 8\text{ms} \left(\rho_0 + \frac{1 - \rho_0}{2} \right) \\ &= 4\text{ms} (\rho_0 + 1) \geq 6\text{ms} \Rightarrow \rho_0 \geq 0.5 \Rightarrow \rho(t) = \frac{t}{16\text{ms}} + 0.5 \end{aligned}$$

حال با توجه به نتیجه بدست آمده، باید امیدریاضی انرژی مصرفی را بدست آوریم.

$$\begin{aligned} \text{زمان اجرا با احتساب DVFS } T &= \int_{t=0}^T \rho(t) dt \geq T \quad \text{مشابه قبل} \\ \Rightarrow \int_{t=0}^T \rho(t) dt &= \int_{t=0}^T \left(\frac{t}{16\text{ms}} + 0.5 \right) dt = \frac{T^2}{32\text{ms}} + 0.5T \geq T \Rightarrow \frac{1}{32\text{ms}} T^2 + 0.5T - T \geq 0 \\ \text{حذف دیمانسیون ms} \Rightarrow T &= \frac{-0.5 \pm \sqrt{0.25 + \frac{T}{8}}}{\frac{1}{16}} \Rightarrow T = 16\sqrt{0.25 + \frac{T}{8}} - 8 \\ \mathbb{E}(\text{EN}) &= \mathbb{E} \left(\int_{t=0}^T \rho^3(t) dt \right) = \mathbb{E} \left(\int_{t=0}^T \left(\frac{t}{16} + 0.5 \right)^3 dt \right) \end{aligned}$$