


تمرین VHDL سری دوم درس مدارهای منطقی برنامه پذیر (FPGA) استاد درس: دکتر محمدرضا پورفرد تدریسیار: سید نیما علوی

فرم کلی تاپماژولی که قرار است در این ترم داشته باشیم بدین صورت میباشد.



تا به اینجا ما UART را ساخته ایم. و در این تمرین میخواهیم ماژول PacketChecker را پیادهسازی کنیم.

فرم كلى ماژول ما قرار است بدين صورت باشد:




در این ماژول ما قصد داریم تا پکتهایی که از طرف ماژول UART دریافت میکنیم را بررسی کرده و در صورت یافتن پکت های خاص آنها را به آدرس درست و دادهی درست تقسیم بندی کرده و در نهایت به خروجی دهیم.

همانطور که مشاهده میکنید ماژول بعدی این ماژول RAM میباشد، پس هر گاه داده و آدرسی آماده داشتیم با فعال کردن wrEn فرمان نوشتن را به رم صادر میکنیم. همین روند به صورت برعکس نیز صادق است، یعنی ما هر گاه توانستیم داده ای را بخوانیم rdEn را فعال میکنیم و ماژول RAM هرگاه داده را در اختیارمان قرار داد rdRdy را فعال کرده و متوجه میشویم که rdAddress دارای مقادیر معتبری هستند. در نتیجه باید این مقادیر معتبر را به صورت فرمت زیر به خروجی بفرستیم.

......

به صورت کلی پکتهای نوشتن و خواندن به صورت زیر میباشد.



همانطور که میدانیم در ماژول UART هر داده خروجیمان ۸ بیتی میباشد، پس برای آنکه فرم بالا را داشته باشیم باید هر یک از خانههای جدول پکت را که ۸ بیتی اند به کمک Rx در ماژول UART بفرستیم.(در اینجا فرض می کنیم ماژول TART درست کار میکند و داده های درستی را در خروجی قرار میدهد.)

سپس ماژول PacketChecker ما بررسی می کند اگر در ابتدا Header را دریافت کرد متوجه می شود که فرمت داده جدیدی در راه است و منتظر داده بعدی می باشد. حال Command Code را چک می کند اگر 0x00 بود می فهمیم در مد نوشتن هستیم و اگر 0xFF بود در مد خواندن. و به ترتیب آدرس ۱۶ بیتی و داده ۳۲ بیتی را به ترتیب میفرستد.

هنگامی که ما کامند خواندن را اجرا میکنیم، ماژول باید بعد از آدرسی که دریافت میکند از RAM خوانده و به صورت Radd بدهد تا به کمک پورت Tx به خروجی دهد.

لازم به ذکر است که هر ۸ بیتی که به داخل می آیند برای آنکه چک شود خطا داریم یا خیر، ۸ بیتها را باهم جمع کرده و در نهایت با مقدار CheckSum مقایسه می کنیم و اگر برابر نبودند خطا را اعلام می کنیم.

```
entity PacketChecker is
    generic (
                   : std logic vector(8 - 1 downto 0) := x"00"
        header
    );
    Port (
                    : in std logic;
        clk
        rst
                    : in std logic;
                   : in std logic vector(8 - 1 downto 0);
        dataIn
        dataInrdy : in std logic;
        dataOut
                   : out std logic vector(8 - 1 downto 0);
        dataOutRdy : out std_logic;
                   : out std_logic_vector(16 - 1 downto 0);
        wrAddress
        wrData
                    : out std logic vector(32 - 1 downto 0);
                    : out std logic;
        wrEn
        rdAddress
                    : out std_logic_vector(16 - 1 downto 0);
                    : in std logic vector(32 - 1 downto 0);
        rdData
                    : in std logic;
        rdRdv
        rdEn
                   : out std logic;
                    : out std logic
end entity;
```

نكات مهم:

- شما تنها باید ماژول PacketChecker را تحویل دهید.
 - کد شما کاملا باید به صورت سنکرون پیادهسازی شود.
- شبیه سازی ای که انجام می دهید باید به کمک نرمافزار مدلسیم باشد پس پیشنهاد می شود ویدیوی مربوطه را تماشا کنید.
 - نحوه فایل ارسالی شما نیز باید به صورتی باشد که در ویدیو شماره ۲ مدلسیم بیان کردیم.(پوشه ها، نام ها و ...)
 - خوانا نویسی و تمیزی کد شما نیز مهم میباشد.
- فایل گزارشنویسی شما باید جامع و کامل باشد؛ به نحوی که هم توضیح هر بخش از کد با جزئیات آورده شود و هم تصاویری از نتایج شبیه سازی به همراه تحلیل دقیق آنها در آن قرار بگیرد.(فایل pdf و word هر دو الزامیست.)
- همینطور لازم است ویدیویی هم ضبط کنید که در آن به توضیح شفاهی موارد بالا از روی کد و فضای سیمولیشن پرداختهاید. این ویدیو را هم در کورسز آپلود و هم در تلگرام برای استاد و بنده ارسال کنید.