


## تمرین VHDL سری اول درس مدارهای منطقی برنامه پذیر (FPGA)

استاد درس: دکتر محمدرضا پورفرد تدریس یار: سید نیما علوی

\*ابتدا با مطالعه دقیق پروتکل UART نحوه عملکرد آنرا بررسی کرده و به انجام این پروژه بپردازید

DataInRdy

در واقع این رابط پورت سریال که باید مطابق با استاندارد UART پیادهسازی گردد، دادههای ۸ بیتی ورودی را در صورت یک بودن DataInRdy گرفته و آنها را با نرخ مشخص شده توسط ورودی generic (همان DataOutRdy) به خروجی می فرستد و به همین ترتیب دادههای دریافتی از Rx را به صورت داده ۸ بیتی همزمان با یک کردن DataOutRdy به خروجی می فرستد.



فایده این کار در این است که اگر ما بخواهیم به کمک کامپیوترهای خودمان با بردهای FPGA ارتباط برقرار کنیم از آنجا که FPGA ها به صورت موازی و با سرعت عمل می کنند ما نمی توانیم اطلاعات را به درستی در جای مناسب خود قرار دهیم. یکی از روشهایی که به کمک آن با سیستم خارجی (مثلا کامپیوترها) ارتباط برقرار می کنیم همین روش است و بدین صورت نرخ خواندن و نوشتنمان را متناسب می کنیم.

حالت کلی ماژول خود را به صورت زیر تعریف کنید:

```
entity UART is
   generic(
                  : string := "Even";
                                         -- "None" , "Even", "Odd"
       parity
       stopBitsNum : integer := 1;
                                        -- 1, 2
       clkFreq : integer := 100_000_000;
       baudRate
                   : integer := 19200
   );
   port(
       clk
                  : in std logic;
                   : in std logic;
       rst
                  : in std logic;
                   : out std logic;
       dataIn
                   : in std logic vector(8 - 1 downto 0);
       dataInRdy : in std_logic;
                 : out std logic vector(8 - 1 downto 0);
       dataOut
       dataOutRdy : out std_logic;
                  : out std_logic;
   );
end entity;
```

**k**------

## نکات مهم در پیادهسازی:

- پیادهسازی شما باید به صورت یک مدار ترتیبی کاملا سنکرون باشد.
- وقوع هر گونه خطا اعم از parity check و ... به صورت تک کلاک بر روی خروجی error قرار گیرد.
- حر صورت انتخاب parity به عنوان None برای آنکه تعداد دادههای معنی دار تغییری نکند و همان ۱۱ بیت (۱+۱+۱+۱) باقی بماند، مقدار stopBitsNum باید ۲ باشد و در غیر این صورت باید به کمک دستور stopBitsNum باشد و در غیر این صورت باید به کمک دستور parity خطا را در کامپایلر برگرداند. (می توانیم هم parity داشته باشیم و هم مقدار stopBitsNum همان ۲ باشد یا به طوری ۱۲ بیت داده بامعنا داشته باشیم.)
  - اگر در ورودی dataln تا ۳۰ ورودی پشت سر هم بدهیم نیز باید خروجی Tx را به درستی داشته باشیم.