


طراحی و پیاده‌سازی سیستم تأمین داده جهت استنتاج بیشینه زمان اجرا (WCET)

دانشجو: محمد مهدی دوست‌محمدی

استاد راهنما: دکتر مهدی کارگی

دانشکده مهندسی برق و کامپیوتر، دانشگاه تهران



نتایج

• رفتار غیرتهاجمی و عاری بودن از اثر پروب (Zero Probe Effect):

استخراج داده‌های ردگیری از طریق ماژول سخت‌افزاری ETMv4 بدون تحمیل حتی یک سیکل کلاک سربار به پردازنده انجام گرفت و عدم تغییر در رفتار زمانی کدهای کاربر در آزمون‌های دوره‌ای وقفه قطعی گردید.

• همگام با کلاک پردازنده و عدم قطعیت زمانی صفر (Zero Jitter):

جریان دستورات با رزولوشن یک سیکل کلاک بازسازی شده و برچسب‌های زمانی در فرکانس کاری هسته بدون انحراف زمانی ثبت شدند.

• آزمون سخت‌افزار در حلقه (HIL) به کمک پروژه مکمل آزمون خودکار:

همان‌گونه که در چرخه تبادل داده شکل ۲ نشان داده شده است، این تعامل چرخه‌ای فرآیندی بسیار ارزشمند در آزمون سخت‌افزار در حلقه بود که طی آن داده‌های استخراج‌شده از سامانه ردیابی بدون دستکاری کد اصلی برنامه، به‌عنوان خوراک تحلیلی در اختیار پلتفرم آزمون خودکار جهت استنتاج تضمینی بیشینه زمان اجرا (WCET) قرار گرفت.


• تفکیک رفتار زمانی روتین‌های برنامه و محیط کاربری یکپارچه:

دسترسی مجزا به رفتار زمانی تمامی روتین‌های وقفه (ISR) محقق شد و عملیات پیچیده ردگیری در قالب افزونه تعاملی VS Code با رابط کاربری ساده پیاده‌سازی گردید که نتیجه این امر در شکل ۳ مشهود است.


• قابلیت ارتقای سامانه و تجاری‌سازی صنعتی با FPGA:

معماری ماژولار سامانه این امکان را فراهم می‌سازد که با پیاده‌سازی لایه دریافت سیگنال بر روی تراشه‌های FPGA، سامانه برای نمونه برداری پایدار سیگنال در تمام فرکانس‌ها ارتقا یابد و به محصولی صنعتی و تجاری برای ردیابی نرم افزارهای نهفته بی درنگ، در صنایع حساس تبدیل گردد.

شکل ۲: مدل مرزبندی معماری و چرخه تبادل داده در آزمون سخت‌افزار در حلقه (HIL) با سامانه مکمل



شکل ۳: نمونه گزارش استخراج‌شده از افزونه CoreSight Trace Studio شامل تفکیک زمانی روتین وقفه و کلاک پردازنده



جمع بندی

پروژه طراحی و پیاده‌سازی سیستم تأمین داده جهت استنتاج WCET، تلاشی چندبعدی در پیوند میان سیستم‌های الکترونیک دیجیتال، برنامه نویسی سیستم‌های نهفته بی درنگ و ابزارسازی مدرن نرم‌افزاری در قالب افزونه اختصاصی VS Code بود. این پژوهش اثبات کرد که با بهره‌گیری از پتانسیل ماژول ردیابی سخت‌افزاری ETMv4 و الگوریتم‌های بازیابی سیگنال دیجیتال، می‌توان بدون نیاز به ابزارهای نرم‌افزاری مخرب یا تغییر در کدهای اصلی کاربر، به ردگیری دقیق اجرای برنامه‌ها با رزولوشن در مقیاس کلاک پردازنده دست یافت. این سامانه در هماهنگی ساختاریافته با سامانه مکمل آزمون خودکار، زنجیره کامل آزمون سخت‌افزار در حلقه (HIL) و استنتاج تضمینی بیشینه زمان اجرا را تشکیل داده و بستری بومی، قابل اتکا و اقتصادی را برای صنایع با قابلیت اطمینان بالا (هوافضا، خودرو، سامانه‌های دفاعی و کنترل صنعتی) به ارمغان آورده است.

مراجع اصلی

- ARM CoreSight Architecture Specification
- ARM Embedded Trace Macrocell Architecture Specification (ETMv4)
- R. Wilhelm et al., "The Worst-Case Execution-Time Problem: Overview of Methods and Survey of Tools"
- OpenCSD: CoreSight Trace Decoding Library Engine
- STMicroelectronics, RM0433: STM32H750 Reference Manual
- DreamSourceLab, DSLogic U3Pro16 Hardware User Guide

مقدمه

در سامانه‌های نهفته بی‌درنگ سخت (Hard Real-Time Embedded Systems) در حوزه‌های حساس نظیر هوافضا، خودروهای خودران، رباتیک و تجهیزات پزشکی، صحت عملکرد علاوه بر درستی محاسبات منطقی، به پایبندی قطعی به موعدهای زمانی (Deadlines) وابسته است. تضمین این امر مستلزم استخراج دقیق و تاییدپذیر «بیشینه زمان اجرا» (WCET) برای وظایف سیستم است. در پردازنده‌های مدرن با معماری‌های پیشرفته نظیر هسته ARM Cortex-M7، روش‌های تحلیل نظری ایستا به دلیل خطای مدل‌سازی دچار تخمین‌های بیش از حد بدبینانه و اتلاف منابع سخت‌افزاری می‌گردند. در نقطه مقابل، روش‌های سنتی نرم‌افزاری (Software Instrumentation) با تزریق کدهای پایش به برنامه، وضعیت Cache و زمان‌بندی را دستخوش اعوجاج ساخته و به معضل مخرب «اثر پروب» (Probe Effect) دچار می‌شوند. همچنین هم افزایی این پروژه و پروژه مکمل (سامانه آزمون خودکار) ما را به فرایند ارزشمند آزمون سخت افزار در حلقه ای رساند که در عین Real-Time بودن، کاملاً غیرتهاجمی و هوشمند است.

در این پژوهش، یک پلتفرم جامع، بومی و کاملاً غیرتهاجمی (Non-Intrusive) با رزولوشنی در مقیاس کلاک پردازنده بر بستر زیرساخت سخت‌افزاری ARM CoreSight طراحی و پیاده‌سازی شده است که بدون تحمیل حتی یک سیکل کلاک سربار پردازشی، داده‌های ردگیری اجرای دستورات (Instruction Trace) را تأمین نموده و جایگزینی کارآمد برای ابزارهای انحصاری گران قیمت بین‌المللی ارائه می‌دهد.

ساختار

معماری پلتفرم پیشنهادی در سه بخش بنیادین پیاده‌سازی شده است:

- بخش اول — سخت‌افزار هدف: میکروکنترلر STM32H750 با هسته پردازشی ARM Cortex-M۷ کدهای کاربر را بدون هیچگونه ابزار ردگیری نرم افزاری (Instrumentation Trace) اجرا می‌کند. ماژول سخت‌افزاری ETMv4 رویدادهای خطلوله پردازنده همچون انشعاب‌ها، شمارنده‌های چرخه، وقفه‌ها و ... را به‌صورت غیرتهاجمی و عاری از اثر پروب پایش کرده و از طریق درگاه CoreSight و سپس از درگاه فیزیکی TPIU (پایه‌های PE2 تا PE6 شامل سیگنال TRACECLK و داده‌های ۴ بیتی) به بیرون تراشه هدایت می‌نماید.
- بخش دوم — ابزاردقیق اندازه‌گیری و ثبت دیجیتال: سیگنال‌های الکتریکی توسط پروب‌های سرعت‌بالا و لاجیک آنالایزر سخت‌افزاری-نرم افزاری با استراتژی نمونه‌برداری ناهمگام ۱۰ برابری نسبت به کلاک بلوک ردگیری (Trace) در بافر داخلی DRAM ثبت شده و از طریق درگاه USB 3 بدون سرریز به رایانه میزبان منتقل می‌گردند.
- بخش سوم — سامانه نرم‌افزاری میزبان و افزونه‌ی دربرگیرنده: اسکریپت پایتون TraceStreamProcessor با فیلترینگ هوشمند گلیچ، لبه‌های کلاک را در مرکز چشم الکتریکی استخراج، بایت‌های فریم TPIU را بازسازی و بسته اسنپشات استاندارد Open CoreSight Decoder را تولید می‌کند؛ سپس موتور دکودر مرجع با تلفیق فایل باینری ELF، ردگیری گام‌به‌گام دستورات و زمان‌بندی دقیق در مقیاس کلاک را بازسازی می‌نماید. کل زنجیره در قالب افزونه CoreSight Trace Studio در محیط VS Code مدیریت شده و خروجی را به‌صورت گزارش‌های کامل ردگیری اجرای برنامه جهت استنتاج WCET مهیا می‌سازد.

شکل ۱: معماری نهایی و جامع فیزیکی و نرم‌افزاری سامانه در سه بخش بنیادین

