
تمرین کامپیو تری چهارم درس سیستمهای دیجیتال 2

فرناز صداقتى 810100177

محمد مهدی دوست محمدی 810100142

طراحی پردازنده ی RISC-V

مسیر داده:



سیگنال های کنترلی و کنترلر های پردازنده:

27

	reg write	Alvop	results (c	memurite	a dmvi	branch	Aldsic	immsrc	lui	
7-5	1	10	00	0	00	000	0	_	0	
7-1	1	11.	90	0	00	000	1	000	0	
lw	ı	00	01	0	. 00	000	١	900	50	
SW	0	00	00	1.1	90	000	1	001	0	
Jalr	1	00	10	0	10	000	1	000	0	
Jal	1	00	10	0	01	000	0	011	0	
B-T	a	01		0	00	واست - الست	-0	010	٥	
U-T	1_	(00)	11	0	00	. 000	0	100	1	

Top module controller:

```
module RISC_V(input clk, rst);

wire AluSrcD, memWriteD, regWriteD, luiD, func7;
wire [1:0] resultSrcD, JumpD;
wire [2:0] immSrcD, BranchD;
wire [2:0] func3, AluControlD;
wire [6:0] op;
```

RiscV_controller riscontrol(op, func3, func7, AluSrcD, memWriteD, regWriteD, luiD, resultSrcD, JumpD, AluControlD, immSrcD, BranchD);
RiscV_datapath riscdatapath(clk, rst, regWriteD, memWriteD, AluSrcD, luiD, resultSrcD, JumpD, AluControlD, BranchD, immSrcD, op, func3, func7);

endmodule

Hazard Unit:

```
module hazard(input reg [4:0] Rs1D, Rs2D, Rs1E, Rs2E, RdE, RdM, RdW,
             input PCSrcE, ResultSrcEO,
             input RegWriteM, RegWriteW,
             output reg [1:0] ForwardAE, ForwardBE,
             output StallF, StallD, FlushD, FlushE);
             wire lwStallD;
             // forwarding reg
             always @(*) begin
                 ForwardAE = 2'b00;
ForwardBE = 2'b00;
                 if (RslE != 5'b0) begin
                     if ((RslE == RdM) && RegWriteM) ForwardAE = 2'b10;
                     else if ((RslE == RdW) && RegWriteW) ForwardAE = 2'b01;
                 if (Rs2E != 5'b0) begin
                     if ((Rs2E == RdM) && RegWriteM) ForwardBE = 2'b10;
                     else if ((Rs2E == RdW) && RegWriteW) ForwardBE = 2'b01;
                 end
             end
   reg lwStall;
   assign lwStallD = ResultSrcEO && ((RslD == RdE) || (Rs2D == RdE));
   assign StallF = lwStallD;
    assign StallD = lwStallD;
    assign FlushD = (PCSrcE != 2'b00) ? 1'b1 : 1'b0 ;
assign FlushE = lwStallD || (PCSrcE != 2'b00);
endmodule
```

conditionals (jump, branch):

```
module conditional(input [1:0] JumpE, input [2:0] BranchE, input zero, input b31, output reg [1:0] PCSrcE);

parameter [2:0] NotBranch = 3'b000, Beq = 3'b001, Bne = 3'b010, Blt = 3'b011, Bge = 3'b100;

parameter [1:0] JAL = 2'b01, JALR = 2'b10;

always@(JumpE, BranchE, zero, b31)begin

case(BranchE)

NotBranch : PCSrcE <= (JumpE == 2'b01) ? 2'b01 :

(JumpE == 2'b10) ? 2'b10 : 2'b00;

Beq : PCSrcE <= (zero) ? 2'b01 : 2'b00;

Bit : PCSrcE <= (~zero) ? 2'b01 : 2'b00;

Bge : PCSrcE <= (b31) ? 2'b01 : 2'b00;

Bge : PCSrcE <= (zero | ~b31) ? 2'b01 : 2'b00;

endcase

end

endmodule
```

Main controller:

```
case (op)
R_T: begin
Aluop
       Aluop <= 2'b10;
regWriteD <= 1'b1;
end
       I_T: begin
Aluop <= 2'bl1;
regWriteD <= 1'bl;
immSrcD <= 3'b000;
AluSrcD <= 1'bl;
resultSrcD <= 2'b00;
end
       S_T: begin
Aluop <= 2*b00;
mem#riteD <= 1*b1;
immSrcD <= 3*b001;
AluSrcD <= 1*b1;
        B_T: begin
Aluop <= 2*b01;
immSrcD <= 3*b010;
case(func3)
              se(func3)
Beq: BranchD <= 3*b001;
Bne: BranchD <= 3*b010;
Bit: BranchD <= 3*b011;
Bge: BranchD <= 3*b100;
default: BranchD <= 3*b000;
        endcase
end
      U_T: begin
           resultSrcD <= 2'bl1;
           immSrcD <= 3'b100;
regWriteD <= 1'b1;</pre>
           luiD <= 1'bl;
      end
      J_T: begin
           resultSrcD <= 2'b10;
            immSrcD <= 3'b011;
JumpD <= 2'b01;
            regWriteD <= 1'bl;
      end
      LW_T: begin
                            <= 2'b00;
           Aluop
            regWriteD <= 1'bl;
            immSrcD <= 3'b000;
AluSrcD <= 1'b1;
            AluSrcD
            resultSrcD <= 2'b01;
      end
      JALR_T: begin
             Aluop
                            <= 2'b00;
             regWriteD <= 1'bl;
             immSrcD <= 3'b000;
                            <= 1'b1;
<= 2'b10;
             AluSrcD
             JumpD
             resultSrcD <= 2'b10;
      end
      default: begin
            regWriteD <= 1'b0;
             AluSrcD <= 2'b00;
            Aluop
                            <= 3'b0000;
      end
endcase
```

یافتن بزرگترین عضو یک آرایه ی 10 تایی از اعداد

صحیح :

طراحی شده عملیات یافتن بزرگترین عدد در یک آرایه 10 تایی از اعداد صحیح را RISC-V پردا زنده ی :بصورت مجموعه دستورات زیر انجام میدهد


```
jal xθ, maximum
   maximum:
            sθ, θ(zero)
       lw.
       add
            s1, zero, zero
       Loop:
           addi s1, s1, 4
           slti t2, s1, 40
                t2, zero, EndLoop
           lw
                s3, θ(s1)
           slt
                t2, sθ, s3
           beq t2, zero, Loop
           add sθ, s3, zero
           jal zero,Loop
       EndLoop:
           sw s0, 1000(zero)
           jal zero, End
  End:
```

طی این دستورات مقدار اولین خانه از آرایه ی ما از حافظه داده ، در رجیستر X8 رجیستر فایل ذخیره میشود. سپس مقادیر ذخیره شده در دیگر اندیس های آرایه ،از حافظه ی داده طی رخداد یک حلقه ، در خانه ی X 19 رجیستر فایل لود میشوند و هر بار با محتوای رجیستر X8 مقایسه میشوند و در صور تی که مقدار X19 بزرگتر از مقدار X8 باشد ، مقدار X19 در X8 ریخته میشود و حلقه تکرار میشود و محتوا ی اندیس بعدی آرایه در X19 قابل X19 میشود و عملیات مقایسه تکرار میشود تا در آخر بزرگترین مقدار حاضر در آرایه در رجیستر X8 قابل مشاهده باشد .

)در دستورات اسمبلی که در صفحه قبل آورده شدند ، S0 همان رجیستر X8 و S3 همان رجیستر X19 را بیان میکند.)

در ویوفرم زیر عملیات توضیح داده شده قابل مشاهده است:

تصویر زیر مقادیر موجود در ده خانه ی آرایه را نشان میدهند که بصورت یک فایل متنی به برنامه ورودی داده شده اند و باید بزرگترین مقدار میان آنها(در این مورد عدد 131) را بیابیم :



در تصویر زیر تغییرات مقادیر رجیستر های X8 , X19 گویای عملیات یاد شده هستند:

