


طراحی پردازنده ی RISC-V

مسیر داده :



سیگنال های کنترلی و کنترلرهای پردازنده:

Inst/Sig	PCsrc	Resultsrc	Mem Write	ALU controll	ALUOp	ALUSrc	ImmSrc	Regwrite	Branch	jalr	jal
R-Type	00	00	0	!?	10	0	xxx	1	0	0	0
I-Type	00	00	0	!?	11	1	000	1	0	0	0
LW	00	01	0	000(+)	00	1	000	1	0	0	0
SW	00	xx	1	000(+)	00	1	001	0	0	0	0
Jalr	10	10	0	000(+)	00	1	000	1	0	1	0
Jal	01	10	0	xxx	xx	x	011	1	0	0	1
B-Type	01	xx	0	001(-)	01	0	010	0	1	0	0
U-Type	00	11	0	xxx	xx	x	100	1	0	0	0

Top module controller:

```

Ln# 1 module risc_v_controller(input [6:0] op, input [2:0] func3, input func7, input zero, b31,
2   output [1:0] pc_src, output [1:0] result_src, output mem_write, output [2:0] alu_control, output alu_src, output [2:0] imm_src, output reg_write);
3
4
5   wire [1:0] alu_op;
6   wire branch, branch_res, jal, jalr;
7
8
9   Alu_controller ac(func3, alu_op, func7, branch, zero, b31, alu_control, branch_res);
10
11   Main_controller mc(op, zero, b31, result_src, mem_write, alu_op, alu_src, imm_src, reg_write, jal, jalr, branch);
12
13   assign pc_src = (jalr) ? 2'b10 : (jal | branch_res) ? 2'b01 : 2'b00;
14
15 endmodule
16

```

ALU controller:

```

Ln# 1 module Alu_controller(input [2:0] func3, input [1:0] alu_op, input func7, input branch, input zero, input b31, output reg [2:0] alu_control, output reg branch_res);
2   parameter [1:0] R_T = 2'b10, I_T = 2'b11, S_T = 2'b00, B_T = 2'b01;
3   parameter [2:0] ADD = 3'b000, SUB = 3'b001, AND = 3'b010, OR = 3'b011, XOR = 3'b100, SLT = 3'b101;
4   always @(alu_op or func3 or func7) begin
5       case (alu_op)
6           R_T : alu_control <= (func3 == 3'b000 & ~func7) ? ADD:
7               (func3 == 3'b000 & func7) ? SUB:
8               (func3 == 3'b011) ? AND:
9               (func3 == 3'b110) ? OR:
10              (func3 == 3'b010) ? SLT : 3'bxxxx;
11          I_T : alu_control <= (func3 == 3'b000) ? ADD:
12              (func3 == 3'b110) ? OR:
13              (func3 == 3'b100) ? XOR:
14              (func3 == 3'b010) ? SLT : 3'bxxxx;
15          S_T : alu_control <= ADD;
16          B_T : alu_control <= SUB;
17          default: alu_control <= ADD;
18      endcase
19  end
20
21  always @(func3, branch, zero, b31) begin
22      case (func3)
23          3'b000 : branch_res <= branch & zero;
24          3'b001 : branch_res <= branch & ~zero;
25          3'b011 : branch_res <= branch & (~b31|zero);
26          3'b010 : branch_res <= branch & b31;
27          default: branch_res <= 1'b0;
28      endcase
29  end
30 endmodule
31
32
33

```

Risc-V top module:

```

Ln# 1 module top_risc(input clk, rst);
2
3   wire reg_write, mem_write, alu_src;
4   wire [1:0] result_src, pc_src;
5   wire [2:0] alu_control, imm_src, func3;
6   wire [6:0] op;
7   wire zero, b31, func7;
8
9   risc_v_controller cu(op, func3, func7, zero, b31,
10      pc_src, result_src, mem_write, alu_control,
11      alu_src, imm_src, reg_write);
12
13   datapath dp(clk, rst, reg_write, alu_control,
14      mem_write, result_src, alu_src,
15      imm_src, pc_src, op, func3,
16      func7, zero, b31);
17
18 endmodule
19

```

Main controller:

```

1 module Main_controller(input [6:0] op, input zero, input b31, output reg [1:0] result_src, output reg mem_write,
2                       output reg [1:0] alu_op, output reg alu_src, output reg [2:0] imm_src, output reg reg_write,
3                       output reg jal, output reg jalr, output reg branch);
4 parameter [6:0] R_I = 7'b0110011, I_I = 7'b0010011, S_I = 7'b0100011, B_I = 7'b1100011, U_I = 7'b0110111, J_I = 7'b1101111, LW = 7'b0000011, JALR = 7'b1100111;
5
6 always @(op) begin
7     [mem_write, reg_write, alu_src, jal, jalr, branch, imm_src, result_src, alu_op] <= 13'b0;
8     case(op)
9     R_I:begin
10         reg_write <= 1'b1;
11         imm_src <= 3'b000;
12         alu_src <= 1'b0;
13         mem_write <= 1'b0;
14         result_src <= 2'b00;
15         branch <= 1'b0;
16         alu_op <= 2'b10;
17         jal <= 1'b0;
18         jalr <= 1'b0;
19     end
20
21     I_I:begin
22         reg_write <= 1'b1;
23         imm_src <= 3'b000;
24         alu_src <= 1'b1;
25         mem_write <= 1'b0;
26         result_src <= 2'b00;
27         branch <= 1'b0;
28         alu_op <= 2'b11;
29         jal <= 1'b0;
30         jalr <= 1'b0;
31     end
32
33     S_I:begin
34         reg_write <= 1'b0;
35         imm_src <= 3'b001;
36         alu_src <= 1'b1;
37         mem_write <= 1'b1;
38         result_src <= 2'b00;
39         branch <= 1'b0;
40         alu_op <= 2'b00;
41         jal <= 1'b0;
42         jalr <= 1'b0;
43     end
44
45     B_I:begin
46         reg_write <= 1'b0;
47         imm_src <= 3'b010;
48         alu_src <= 1'b0;
49         mem_write <= 1'b0;
50         result_src <= 2'b00;
51         branch <= 1'b1;
52         alu_op <= 2'b01;
53         jal <= 1'b0;
54         jalr <= 1'b0;
55     end
56
57     U_I:begin
58         reg_write <= 1'b1;
59         imm_src <= 3'b100;
60         alu_src <= 1'b0;
61         mem_write <= 1'b0;
62         result_src <= 2'b11;
63         branch <= 1'b0;
64         alu_op <= 2'b00;
65         jal <= 1'b0;
66         jalr <= 1'b0;
67     end
68
69     J_I:begin
70         reg_write <= 1'b1;
71         imm_src <= 3'b011;
72         alu_src <= 1'b0;
73         mem_write <= 1'b0;
74         result_src <= 2'b10;
75         branch <= 1'b0;
76         alu_op <= 2'b00;
77         jal <= 1'b1;
78         jalr <= 1'b0;
79     end
80
81     LW:begin
82         reg_write <= 1'b1;
83         imm_src <= 3'b000;
84         alu_src <= 1'b1;
85         mem_write <= 1'b0;
86         result_src <= 2'b01;
87         branch <= 1'b0;
88         alu_op <= 2'b00;
89         jal <= 1'b0;
90         jalr <= 1'b0;
91     end
92
93     JALR:begin
94         reg_write <= 1'b1;
95         imm_src <= 3'b000;
96         alu_src <= 1'b1;
97         mem_write <= 1'b0;
98         result_src <= 2'b10;
99         branch <= 1'b0;
100        alu_op <= 2'b00;
101        jal <= 1'b0;
102        jalr <= 1'b1;
103    end
104 endcase
105 end
106 endmodule

```

یافتن بزرگترین عضو یک آرایه ی ۱۰ تایی از اعداد صحیح:

پردازنده ی RISC-V طراحی شده عملیات یافتن بزرگترین عدد در یک آرایه ۱۰ تایی از اعداد صحیح را بصورت مجموعه دستورات زیر انجام میدهد:

```
jal x0, maximum
maximum:
    lw  s0, 0(zero)
    add s1, zero, zero
Loop:
    addi s1, s1, 4
    slti t2, s1, 40
    beq t2, zero, EndLoop
    lw  s3, 0(s1)
    slt t2, s0, s3
    beq t2, zero, Loop
    add s0, s3, zero
    jal zero, Loop
EndLoop:
    sw s0, 1000(zero)
    jal zero, End
End:
```

طی این دستورات مقدار اولین خانه از آرایه ی ما از حافظه داده ، در رجیستر X8 رجیستر فایل ذخیره میشود. سپس مقادیر ذخیره شده در دیگر اندیس های آرایه ،از حافظه ی داده طی رخداد یک حلقه ، در خانه ی X19 رجیستر فایل لود میشوند و هر بار با محتوای رجیستر X8 مقایسه میشوند و در صورتی که مقدار X19 بزرگتر از مقدار X8 باشد ، مقدار X19 در X8 ریخته میشود و حلقه تکرار میشود و محتوای اندیس بعدی آرایه در X19 ریخته میشود و عملیات مقایسه تکرار میشود تا در آخر بزرگترین مقدار حاضر در آرایه که در رجیستر X8 قرار دارد در خانه ۱۰۰۰ حافظه استور میشود.

(در دستورات اسمبلی که در صفحه قبل آورده شدند ، S0 همان رجیستر X8 و S3 همان رجیستر X19 را بیان میکند.)

در ویو فرم زیر عملیات توضیح داده شده قابل مشاهده است:

در پایین تصویر زیر مقادیر موجود در دهانه ی آرایه را نشان میدهند که بصورت یک فایل متنی به برنامه ورودی داده شده اند و باید بزرگترین مقدار میان آنها (در این مورد عدد ۱۳۱) را بیابیم. همچنین تغییرات مقادیر رجیسترهای X8, X19 و خانه ۱۰۰۰ حافظه گویای عملیات یاد شده هستند:

