רתקנים לוגים מתוכנתים VHDL פרויקט אמצע



<u>מגישים:</u>

מחמוד חגה 318396355 נאיל חסון 318386364

<u>בהנחיית:</u>


ד"ר פאדל טריף מר אורן זלץ

<u>תוכן עניינם</u>

דרישות המערכת	3
קוד התוכנית+סימולציה	
CLK_DIV	4.
Z	7.
) BCDTO_7SEG	10.
2SEC_METER	12.
מבנה לוגי של מבנית ושל הרמה העליונה	19.
תיאור תקלות במהלך העבודה	20.
	23.

דרישות המערכת

- 50 MHz המערכת תופעל משעון יחיד של
- למערכת כניסת איפוס (RESET) אסינכרונית שפועלת בנמוך



איור 1: סכמת בלוקים של ה-SEC_METER

סכמת המלבנים כוללת 7 בלוקים:

- הבלוק CLK_DIV שתפקידו לחלק את תדר המערכת (שבערכה שלנו הוא 50MHz) וליצר לנו בסיס זמן של
 1 שניה.
 - .COUNT SIZE שמופיע פעמיים ותפקידו לספור מ-0 ועד הערך הגנרי COUNTER 2 DIGITS
 - הבלוק BCD_TO_7SEG שמופיע 4 פעמים ותפקידו להדליק תצוגת 7 מקטעים.

על מנת להדליק את תצוגת 7 מקטעים בעלייה בקצב 1 לשנייה, **צריך לחלק תדר השעון ב 50MHz**.

בפרויקט שלנו בחרנו את הערך המקסימלי למונה להיות 20. (**היה אפשרי לבחור כל ערך אחר(שהוא קטן מ100)**, בחרנו 20 בגלל שהוא קטן יחסית, וניתן לראות את השינוי בתצוגת המקטעים בזמן מהיר יותר בהשוואה לערך שגדול מ20).

קוד התוכנית+סימולציה

CLK_DIV


```
1
      library ieee;
      use ieee.std_logic_1164.all;
2
3
4
     entity clk div is
 5
          generic (divisor: integer);
 6
          port (
7
              clock : in std_logic;
8
             rst
                   : in std logic;
9
             strobe : out std logic
10
          );
11
     end clk_div;
12
13
    Earchitecture behave of clk div is
14
          signal cnt: integer range 0 to divisor := 0; -- Counter for tracking clock cycles
15
    □begin
16
          process (clock, rst)
17
          begin
18
              if rst = '0' then
19
                 strobe <= '0'; -- Reset strobe signal
20
                                 -- Reset counter
                  cnt <= 0;
21
              elsif rising edge(clock) then
22
                  if cnt = divisor - 1 then
23
                      strobe <= '1'; -- Activate strobe signal
24
                      cnt <= 0;
                                     -- Reset counter
25
                  else
26
                      cnt <= cnt + 1; -- Increment counter</pre>
27
                      strobe <= '0'; -- Deactivate strobe signal
28
29
              end if;
30
          end process;
31
      end behave;
```

TESTBANCH for CLK_DIV

```
library ieee;
      use ieee.std logic 1164.all;
3
     ⊟entity clk div TB is
 5
    architecture simple of clk div TB is
 6
        -- Components and Signals Declaration
 7
       Component clk div is
 8
          generic (divisor: integer);
9
         port (
10
           clock, rst: in std logic;
11
           strobe: out std logic
12
         );
13
        end component;
        constant div: integer := 3; -- Desired divisor value
14
15
        constant clk period: time := 100 ns;
16
        signal S rst: std logic := '0';
        signal S clk: std logic := '0';
17
18
        signal S strobe: std logic := '0';
19
      begin
20
       -- DUT instantiation
21
        DUT: clk div
22
          generic map (divisor => div)
23
         port map (
24
           rst => S rst,
25
           clock => S clk,
26
           strobe => S_strobe
27
28
        -- Signal's Waves Creation
        S_rst <= '0', '1' after 100 ns, '0' after 2000 ns, '1' after 2500 ns; -- reset signal (reset all when '0')
29
30
        S_clk <= not S_clk after clk_period / 2; -- Generate a clock signal with half the specified period
     end simple;
```

בחרנו בTESTBANCH ערך המחלק להיות 3 (שורה 14), אז בתוצאות חייבים לקבל ביציאה STROBE תדר השעות מחולק ב 3.

תוצאת הסימולציה



קבלנו תדר השעון מחולק ב 3 (ניתן לראות את זה תוך משתנה STROBE), רואים גם המונה (CNT) מתקדם בערך 1 כל עליית שעון, עד שיגיע ל 3.

COUNTER 2 DIGITS


```
1
       library ieee;
 2
       use ieee.std logic 1164.all;
 3
     entity COUNTER 2 DIGITS is
 4
           generic (count size: integer);
 5
           port (
               enable : in std_logic;
clock : in std_logic;
rst : in std_logic;
ones : out integer range 0 to 9;
 6
 7
 8
 9
10
                tens : out integer range 0 to 9;
11
                carry : out std logic := '0'
12
           );
13
     end entity;
14
15
     architecture behave of COUNTER 2 DIGITS is
16
           signal cnt: integer range 0 to count size;
17
18
     begin
19
20
           process (clock, rst)
21
           begin
22
                if rst = '0' then
23
                    carry <= '0';
                                          -- Reset carry signal
24
                    cnt <= 1;
                                           -- Reset counter
25
                    ones <= 0;
                                           -- Reset ones digit
26
                    tens <= 0;
                                          -- Reset tens digit
27
                elsif rising edge (clock) then
28
                    carry <= '0';
                                           -- Clear carry signal
29
30
                 if enable = '1' then
31
                     if cnt = count size - 1 then
32
                         cnt <= 0; -- Reset counter
33
                         ones <= cnt rem 10;
                                             -- Calculate ones digit
34
                         tens <= cnt / 10;
                                               -- Calculate tens digit
35
                     else
                                               -- Increment counter
36
                         cnt <= cnt + 1;
                        ones <= cnt rem 10; -- Calculate ones digit
37
38
                         tens <= cnt / 10;
                                              -- Calculate tens digit
39
                     end if;
40
41
                     if cnt = 0 then
                         carry <= '1'; -- Set carry signal if counter wraps around
42
43
44
                 end if;
              end if;
45
          end process;
46
47
48
     end behave;
```

TESTBANCH for COUNTER_2_DIGITS

```
library ieee;
 2
        use ieee.std logic 1164.all;
 3
 4
      mentity COUNTER 2 DIGITS to is
 5
      end;
 6
 7
      marchitecture simple of COUNTER 2 DIGITS to is
 8
 9
          -- Components and Signals Declaration
10
          Component COUNTER 2 DIGITS is
11
             generic (count size: integer);
12
             port (
13
               enable : in std logic;
14
               clock : in std logic;
15
                        : in std logic;
16
               ones : out integer range 0 to 9;
17
               tens : out integer range 0 to 9;
18
               carry : out std logic
19
20
          end component;
21
22
          constant clk period : time := 100 ns;
23
          constant cnt size : integer := 20; -- Desired count size
24
          signal S rst
                                    : std logic := '0';
25
                                  : std logic := '0';
          signal S clk
26
                                   : std logic := '0';
          signal S enable
27
                                    : std logic := '1';
          signal S carry
28
29
          signal S ones : integer range 0 to 9;
       signal S_tens
                     : integer range 0 to 9;
30
       -- DUT instantiation
 34
       DUT: COUNTER 2 DIGITS
 36
        generic map (count size => cnt size)
        port map (
          rst => S rst,
          clock => S_clk,
 40
          enable => S enable,
          ones => S_ones,
 41
 42
          tens => S tens,
 43
          carry => S carry
        );
 44
 45
       -- Signal's Waves Creation
       S_rst <= '0', '1' after 100 ns, '0' after 3000 ns, '1' after 5000 ns; -- Toggle the reset signal at specific time S_enable <= '0', '1' after 130 ns, '0' after 200 ns, '1' after 600 ns; -- Toggle the enable signal at specific time :
 47
 48
             <= not S clk after clk period / 2; -- Generate a clock signal with half the specified period
 49
      end simple;
```

בחרנו ב- TESTBANCH ערך המונה להיות 20 (שורה 23), אז המונה אמור להגיע מקסימום ל20-1, (מ 0 עד TEN), וערך האחדות של המונה יכנס למשתנה ONES, וערך העשרות יכנס למשתנה TENS.

תוצאת הסימולציה



רואים כאשר הenable שווה ל1 המונה גודל ב1 עם כל עליית שעון (רואים שבין enable ערך ה enable שווה ל 0, לכן המונה לא התקדם ונשאר 1) כואים ש ONES מקבל ערך האחדות של המונה, TENS מקבל ערך העשרות של המונה. OSS מביב 2500ns המונה מגיע ל ערך המקסימלי (20), אז רואים שערך הערכים הTENS, ONES הפכו ל0.

BCDTO_7SEG

```
library ieee;
3
      use ieee.std_logic_1164.all;
4
5
    ⊟entity BcdTo 7SEG is
           -- Input: a single BCD digit in the range 0 to 9.
6
 7
          Port (
8
               bcd in : in INTEGER RANGE 0 to 9;
9
               -- Output: a 7-bit vector representing the digit in 7-segment display format.
10
               d out : out STD LOGIC VECTOR (6 downto 0)
11
          );
12
     end entity;
13
      architecture behave of BcdTo 7SEG is
14
15
     -begin
16
          d out <= "10000000" when bcd in = 0 else
17
                    "1111001" when bcd in = 1 else
                    "0100100" when bcd in = 2 else
18
                    "0110000" when bcd_in = 3 else
"0011001" when bcd_in = 4 else
19
20
                    "0010010" when bcd in = 5 else
                    "0000010" when bcd_in = 6 else
                    "1111000" when bcd_in = 7 else
                    "00000000" when bcd in = 8 else
24
                    "0010000" when bcd in = 9 else
25
                    "11111111"; -- If the input is invalid, display a blank character.
26
      end architecture;
```

TESTBANCH for BCDTO_7SEG

```
library ieee;
     use ieee.std_logic_1164.all;
     entity BcdTo 7SEG tb is end;
 4 Parchitecture simple of BcdTo 7SEG tb is
     ----- Components and Signals Declaration ----
6 Component BcdTo 7SEG is
    ☐PORT ( BCD in : IN integer range 0 to 9;
                      : OUT std_logic_vector (6 DOWNTO 0));
             D out
9 -end component;
     constant clk period: time:=100 ns;
11 | signal S BCD in: integer range 0 to 9;
     signal S D out: std logic vector (6 DOWNTO 0);
12
14
     begin
15
           ----- DUT instantiation -----
16
     DUT: BcdTo 7SEG
17
   port map (
                        BCD in
                                   => S BCD in,
                       D_out => S_D_out);
19
   ----- Signal's Waves Creation -
    S BCD in <= 0, 1 after 1 us, 2 after 2 us, 3 after 3 us, 4 after 4 us, 5 after 5 us, 6 after 6 us, 7 after 7 us, 8 after 8 us,
     end simple;
```

בחרנו בTESTBANCH להציג את כל הערכים של O-9) BCD (0-9) כדי להבטיח שנותן את כל הערכים בצורה נכונה.

תוצאת הסימולציה



רואים עבור כל כניסה BCD_IN מקבלים תוצאה ב D_OUT של ערך המספר ב- 7 SEG.

SEC METER

(מחלקים תדר השעון ב 50M, סופרים עד20)

```
2
       library ieee;
 3
       use ieee.std logic 1164.all;
 4
 5
     ⊟entity SEC METER is
 6 | generic (div: integer:=500000000;count limit: integer:=20);
 7
           port(
 8
                                  : in std_logic;
                clk
 9
                                  : in std logic;
                reset
                sec_ones_7seg : out std_logic_vector(6 downto 0);
sec_tens_7seg : out std_logic_vector(6 downto 0);
min_ones_7seg : out std_logic_vector(6 downto 0);
10
11
12
13
                min tens 7seg : out std logic vector(6 downto 0);
                hour led
14
                                   : out std logic
15
                ) ;
      end SEC METER;
16
17
     □architecture behave of SEC METER is
18
19
     component clk div
20
     generic (divisor: integer);
21
     port (
22
                clock
                        :in std logic;
23
                         :in std logic;
                rst
                strobe : out std_logic
24
25
            );
26
       end component;
27
```

```
28
    component COUNTER 2 DIGITS
    generic (count size: integer);
29
30
    port (
31
              enable : in std logic;
32
              clock : in std logic;
33
                      : in std logic;
              rst
34
                      : out integer range 0 to 9;
              ones
35
                     : out integer range 0 to 9;
36
                      : out std logic
              carry
37
          );
38
     end component;
39
    component BcdTo_7SEG
40
41
    PORT (
42
                             integer range 0 to 9;
              BCD in : IN
43
              D out
                       : OUT std logic vector (6 DOWNTO 0));
44
      end component;
45
46
      signal Strobe 1sec : std logic:='0';
47
      signal Strobe 1min : std logic:='0';
48
                          :integer range 0 to 9;
      signal sec ones
49
      signal sec tens
                          :integer range 0 to 9;
50
                          :integer range 0 to 9;
      signal min ones
51
      signal min tens
                          :integer range 0 to 9;
52
      begin
53
```

```
54
     u1: clk div
      generic map (divisor=>div)
 55
     port map (
 56
 57
                   clock=>clk,
 58
                   rst=>reset,
 59
                   strobe=>strobe 1sec
 60
                       ) ;
 61
 62
       u2:COUNTER 2 DIGITS
 63
       generic map (count size=>count limit)
 64
     port map (
 65
                   clock=>clk,
 66
                   rst=>reset,
 67
                   enable=>strobe 1sec,
 68
                   ones=>sec_ones,
                   tens=>sec_tens,
 69
 70
                   carry=>strobe 1min
 71
 72
       u3:COUNTER_2_DIGITS
 73
 74
       generic map (count_size=>count_limit)
 75
     port map (
 76
                   clock=>clk,
 77
                   rst=>reset,
 78
                   enable=>strobe_1min,
 79
                   ones=>min ones,
                   tens=>min_tens,
 81
                   carry=>hour led
 82
 83
 84
     u4:BcdTo_7SEG
 85
     port map (
                    bcd in=>sec ones,
 86
 87
                    d out=>sec ones 7seg
 88
 89
     u5:BcdTo 7SEG
 90
     port map (
 91
 92
                    bcd in=>sec tens,
 93
                    d out=>sec tens 7seg
 94
 95
 96
     u6:BcdTo_7SEG
 97
      port map (
 98
                    bcd in=>min ones,
 99
                    d out=>min ones 7seg
100
101
102
     u7:BcdTo_7SEG
103
      port map (
104
                    bcd in=>min tens,
105
                    d out=>min tens 7seq
106
                    );
107
108
      end behave;
```

בנינו את הקוד לפי דרישת המערכת, ודאגנו לכניסות ויציאות של כל בלוק.

CLK DIV *1

COUNTER 2 DIGITS *2

BCD TO 7 SEG *4

TESTBANCH

```
library ieee;
 3
      use ieee.std logic 1164.all;
 4
 5
      entity SEC METER tb is end;
     Harchitecture simple of SEC METER tb is
      ---- Components and Signals Declaration ----
 8
     Component SEC METER is
 9
      generic (div: integer; count limit: integer);
10
           port (
11
               clk
                                 : in std logic;
12
                                 : in std logic;
               reset
13
               sec ones 7seg : out std logic vector (6 downto 0);
14
                sec tens 7seg : out std logic vector (6 downto 0);
15
                min ones 7seg : out std logic vector (6 downto 0);
                min_tens_7seg : out std_logic_vector(6 downto 0);
16
17
               hour led
                                 : out std logic);
18
      end component;
19
20
       constant clk period : time:=100 ns;
21
       constant divv : integer:=5;
22
       constant count limitx : integer:=20;
23
24
25
       signal S rst
                            : std logic:='0';
26
       signal S clk
                            : std logic:='0';
27
28
     signal S sec ones 7seg : std logic vector(6 downto 0);
29
     signal S sec tens 7seg : std logic vector(6 downto 0);
     signal S min ones 7seg : std logic vector(6 downto 0);
     signal S min tens 7seg : std logic vector(6 downto 0);
32
     --signal S strobe: std logic:='1';
34
     begin
36
     ----- DUT instantiation -----
     DUT: SEC METER
     generic map (div=>divv, count limit=>count limitx)
39
        port map (
40
                     reset
                              => S rst,
41
                              => S clk,
                     sec ones 7seg=>S_sec_ones_7seg,
42
43
                     sec tens 7seg=>S sec tens 7seg,
44
                     min_ones_7seg=>S_min_ones_7seg,
45
                     min tens 7seg=>S min tens 7seg
46
47
48 | S rst <='0','1' after 100 ns, '0' after 16000 ns, '1' after 20000 ns, '0' after 25000 ns, '1' after 26000 ns;
49
    S clk <= not S clk after clk period / 2;
51 end simple;
```

בחרנו בTESTBANCH שהמונה יספור עד 20, ותדר השעון יחולק ב5.(שורה 21,22)

תוצאת הסימולציה



SEC ONES, SEC TENS מציגים את השניות באחדות ועשרות.

מציגים את הדקות באחדות ועשרות. MIN ONES, MIN TENS

enable הוא STORBE 1SEC למונה של השניות (כאשר הוא 1 אז מונה השניות יתקדם ב 1).

enable הוא enable למונה של הדקות (כאשר הוא 1 אז מונה הדקות יתקדם ב 1), הוא גם יציאת הTORBE 1 MIN למונה הדקות. (ניתן CARRY של מונה השניות, כאשר יהיה לנו CARRY במונה השניות, אז יהיה enable למונה הדקות. (ניתן לראות את זה בצורה יותר ברורה בתמונה הבאה)

בתמונה רואים שבזמן reset הtoosons יורד ל0, אז הערכים של reset ורד ל0, אז הערכים של Teset, SEC MIN ONES, MIN TENS, הופכים להיות 0.

ארקנים לוגים מתוכנתים מתוכנתים




בתמונה רואים העיגולים בצבע אדום הם ה enable של מונה השניות (STROBE 1 SEC) בתמונה רואים העיגולים בצבע כחול הם הCARRY של מונה השניות, וגם ה enable של מונה הדקות.




בתמונה הזאת בעיגול הכחול מופיע enable למונה הדקות, בזמן זה מונה השניות היה 19, ומונה הדקות היה 19, אז כאשר יהיה enable למונה הדקות, מונה השניות יהפוך ל 00, ומונה הדקות יהיה 10.

10 : 00

ארס אוגים מתוכנתים מתוכנתים מתוכנתים



בתמונה רואים אותו הסבר של תמונה למעלה רק בקירוב, רואים שמונה השניות היה 19, ואחר כך הפך ל09, ומונה הדקות היה 00, ואחר כך הפך ל 10.




בתמונה הזאת בעיגול האדום מופיע enable למונה הדקות, בזמן זה מונה השניות היה 19, ומונה הדקות היה 19, ומונה הדקות היה 19, ויופיע carry 19, אז כאשר יהיה enable למונה הדקות, מונה השניות יהפוך ל 00, ומונה הדקות יהיה 00, ויופיע hour led) בערכה שלנו. במונה הדקות שהוא תוך המשתנה (hour led) שהוא מדליק LED בערכה שלנו.



בתמונה רואים אותו הסבר של תמונה למעלה רק בקירוב, רואים שמונה השניות היה 19, ואחר כך הפך ל00, ומונה הדקות היה 19, ואחר כך הפך ל 00, כמו כן רואים שהhour_led) עכשיו נדלק (עיגול אדום).

מבנה לוגי של מבנית ושל הרמה העליונה



תיאור תקלות במהלך העבודה

(1

counter 2 digits בקוד של

היה לנו בעייה שהמונה היה גולש מהגבול המקסימלי,הבעייה הייתה בקוד שלנו, בגלל שהיינו מקדמים המונה בהתחלה אחר כך שואלים אם המונה קטן מהגבול המקסימלי, וזה היה נותן שגיאה.

```
architecture behave of Counter 2 digit is
begin
process (clock, rst)
variable cnt: integer range 0 to count size;
begin
    if rst = '1' then
        carry <= '0';
        cnt := 0;
        ones <= 0;
        tens <=0;
    elsif clock'event and clock = '1' then
        carry <= '0';
        if enable = '1' then
            cnt := cnt +1;
            if cnt = count size then
                carry <= '1';
                cnt := 0;
            end if;
            ones <= cnt rem 10;
            tens <= cnt/10;
        end if;
    end if;
end process;
```

(2

.sec meter עם קוד counter 2 digits בעייה בקוד של

כאשר במונה של השניות היה יוצא carry, והוא היה נכנס לenable של מונה הדקות, משך זמן הenable היה במונה של השניות היה יוצא carry, והוא היה נכנס לenable יהיה 0.

הבעייה הייתה בגלל הcarry היוצא ממונה השניות, שהוא היה שווה ל1 משך זמן ארוך, אז דאגנו שהמדייה הבעייה הייתה בגלל הpulse אחד, על ידי איפוס המדיץ בכל עליית שעון.

```
21
22
23
          process (clock, rst)
          begin
              if rst = '0' then
24
                  carry <= '0';
                                        -- Reset carry signal
25
                  cnt <= 1;
                                        -- Reset counter
26
                  ones <= 0;
                                        -- Reset ones digit
27
28
29
                  tens <= 0;
                                         - Reset tens digit
              elsif rising_edge(clock) then
                  if enable = '1' then
30
31
                       if cnt = count_size - 1 then
32
                           cnt <= 0;
                                           -- Reset counter
33
                           ones <= cnt rem 10; -- Calculate ones digit
                           tens <= cnt / 10;
carry <= '1';
                                                    -- Calculate tens digit
34
35
                                                -- Clear carry signal
36
                       else
37
                           cnt <= cnt + 1;
                                                     -- Increment counter
                           ones <= cnt rem 10;
38
                                                    -- Calculate ones digit
                                                     -- Calculate tens digit
39
                           tens <= cnt / 10;
40
                           carry <= '0';
                                                -- Clear carry signal
41
                       end if;
                  end if;
43
              end if;
          end process
```



(2

.counter 2 digits בעייה בקוד

כאשר ה reset במערכת ירד ל0 אחר כך יעלה ל 1, אז המונה לא מתעדכן בעליית השעון הראשונה, אלא בעליית השעון השנייה.

זה יצר לנו בעייה בשני המונים, מונה השניות ומונה הדקות, במונה השניות היה כמו השהייה אחרי ה reset.

במונה של הדקות היה גם השהייה על הenable השני, לדוגמה היה מונה השניות מגיע ל 19 ומונה הדקות 00 אחר כן מונה השניות גודל ב 1, ויהיה שווה ל 00, אבל מונה הדקות גם ישאר 00 ולא יגדל ל 01. מונה הדקות יגדל ב enable השני.

פתרנו הבעייה על ידי תיקון הקוד שלנו.

```
process (clock, rst)
22
         begin
23
             if rst = '0' then
24
                 carry <= '0';
                                     -- Reset carry signal
25
                                     -- Reset counter
                 cnt <= 1;
                 ones <= 0;
26
                                     -- Reset ones digit
27
                 tens <= 0;
                                     -- Reset tens digit
28
             elsif rising edge (clock) then
29
                 carry <= '0';
                                     -- Clear carry signal
30
31
                 if enable = '1' then
32
                      if cnt = count size - 1 then
33
                                     -- Reset counter
                         cnt <= 0;
34
                         ones <= cnt rem 10;
                                                -- Calculate ones digit
35
                         tens <= cnt / 10;
                                                 -- Calculate tens digit
36
                      else
37
                         cnt <= cnt + 1,
ones <= cnt rem 10;
-- Calculate tens digit
                                                  -- Increment counter
                          cnt <= cnt + 1;
38
39
40
                      end if;
41
                      if cnt = 0 then
42
                          carry <= '1'; -- Set carry signal
43
44
                  end if;
45
             end if;
46
         end process;
```

YouTube סרטון לפרויקט שלנו ב

:סרטון הפרויקט

https://youtu.be/jH_z6gseHC0

סרטון כאשר המונה מגיע לגבול המקסמלי:

https://youtu.be/E6WdZ9wxXF0