

Documento Técnico

Jogo de Reflexo em FPGA

Spartan-3 XC3S200 · Bionexus TX-LED R27

Expande Tech

36810 - LINGUAGEM DE DESCRIÇÃO DE HARDWARE - CHAECOMP-3

UNOESC · Prof. EMILIANO AMARANTE VEIGA · Junho 2026

Integrantes

Felipe Cesar Rodrigues

Maicon Douglas Silva Fonseca

Paulo Henrique Teixeira Rocha

Willian Coletti

Placa: Bionexus TX-LED R27

FPGA: Xilinx XC3S200-4TQG144

Alimentação: 16 V DC / 500 mA

ISE: Xilinx ISE Design Suite 14.7

1 Identificação

Empresa fictícia	Expande Tech
Disciplina	36810 - LINGUAGEM DE DESCRIÇÃO DE HARDWARE - CHAECOMP-3
Professor	EMILIANO AMARANTE VEIGA
Instituição	UNOESC - Universidade do Oeste de Santa Catarina
Data	Junho de 2026

Nº	Nome	RA
1	Felipe Cesar Rodrigues	282561
2	Maicon Douglas Silva Fonseca	446983
3	Paulo Henrique Teixeira Rocha	437345
4	Willian Coletti	448801

2 Visão Geral da Placa

A placa utilizada é a **Bionexus TX-LED R27**, plataforma de desenvolvimento com FPGA Xilinx Spartan-3. Possui interface USB dual-channel via FT2232H, três LEDs integrados, botão de entrada e memória Flash dedicada para armazenamento permanente do bitstream.

Campo	Valor
Modelo da placa	Bionexus TX-LED R27
FPGA	Xilinx Spartan-3 XC3S200-4TQG144
Clock principal	40 MHz — pino P53
Tensão de entrada	16 V DC
Corrente máxima	500 mA
Interface USB	FT2232H dual-channel — VID:PID 0403:70b1
Memória Flash	Xilinx XCF01S Platform Flash — 1 Mbit

3 Modelo Exato da FPGA

Parâmetro	Valor
Família	Xilinx Spartan-3
Dispositivo	XC3S200-4TQG144
Capacidade	200.000 portas equivalentes
Slices	1.920 (cada slice = 2 LUTs + 2 Flip-Flops)

Parâmetro	Valor
LUTs de 4 entradas	3.840
Flip-Flops D	3.840
Multiplicadores 18×18	12
Block RAM	12 × 18 Kbit = 216 Kbits total
Encapsulamento	TQG144 — 144 pinos QFP
Configuração	JTAG via FT2232H Canal A
Memória de config.	SRAM volátil (requer Flash para persistência)

■ Uso no projeto: 344 slices (17,9%) · 688 LUTs · 344 FFs · 0 erros de timing

4 Clock Principal

Parâmetro	Valor
Frequência	40 MHz
Pino físico	P53
Padrão elétrico	LVC MOS 3,3 V
Período	25 ns
Divisor de 1 ms	40.000 ciclos (TICK_1MS_COUNT)
Debounce	20 ms = 800.000 ciclos

```
NET "clk" LOC = "P53" | IOSTANDARD = LVCMOS33;  
NET "clk" TNM_NET = "clk";  
TIMESPEC "TS_clk" = PERIOD "clk" 25 ns HIGH 50%;
```

5 Tensão de Alimentação

Parâmetro	Valor
Tensão de entrada (barrel jack J1)	16 V DC
Corrente máxima	500 mA
Tensão core FPGA (interna)	1,2 V
Tensão I/O Bank 6 (VCCO_6)	3,3 V
Padrão elétrico dos pinos I/O	LVC MOS33

■ **ATENÇÃO:** Nunca conectar 16 V diretamente nos pinos GPIO.
Os pinos I/O operam em 3,3 V (LVCMOS33). Tensão superior causa dano permanente ao XC3S200.

6 Periféricos Disponíveis

6.1 LEDs (ativo alto — resistor 560 Ω)

LED	Pino	Cor	Função no jogo
D5	P51	Verde	LED_ON — hora de reagir (pressionar o botão)
D6	P50	Verde	IDLE — aguardando início / resultado OK
D7	P47	Vermelho	Erro — EARLY_PRESS ou TIMEOUT

6.2 Botão de Entrada

Descrição	Pino	Conector	Nível Ativo	Debounce
Botão de resposta	P56 (BLE_STS)	J8	Alto ('1')	20 ms

■ P56 tem pull-down do módulo Bluetooth (J3). Nunca conectar 3,3 V diretamente neste pino:

6.3 Interface USB — FT2232H Dual-Channel

Canal	Modo	Linux	Windows	Uso
A	JTAG	/dev/ttyUSB0	COM1	Gravação do bitstream (OpenOCD / xc3sprog)
B	FIFO 245 assíncrono	/dev/ttyUSB1	COM2	Receber resultados do jogo no PC (8 bits paralelo)

■ Canal B NÃO é UART serial convencional. Expõe barramento paralelo de 8 bits (BDBUS0-7) com WR# e TXE# — protocolo Async FIFO 245.

6.4 Memória Flash — XCF01S

Parâmetro	Valor
Modelo	Xilinx XCF01S Platform Flash
Capacidade	1 Mbit = 131.072 bytes
IDCODE JTAG	0xd5044093
Função	Armazena bitstream permanentemente
Bitstream do proj.	130.952 bytes — margem de 120 bytes

7 Tabela de Pinagem Utilizada no Projeto

7.1 Sinais Principais

Sinal VHDL	Pino	Direção	Função
<code>clk</code>	P53	Entrada	Clock 40 MHz
<code>btn</code>	P56	Entrada	Botão de resposta — debounce 20 ms
<code>led_reflexo</code>	P51	Saída	LED D5 — hora de reagir (LED_ON)
<code>led_status</code>	P50	Saída	LED D6 — IDLE / resultado OK
<code>led_erro</code>	P47	Saída	LED D7 — EARLY / TIMEOUT

7.2 Interface FIFO 245 — Canal B FT2232H (Bank 6)

Sinal VHDL	Pino	FT2232H	Função
<code>usb_d[0]</code>	P31	BDBUS0	Dado bit 0 (LSB)
<code>usb_d[1]</code>	P30	BDBUS1	Dado bit 1
<code>usb_d[2]</code>	P27	BDBUS2	Dado bit 2
<code>usb_d[3]</code>	P28	BDBUS3	Dado bit 3
<code>usb_d[4]</code>	P32	BDBUS4	Dado bit 4
<code>usb_d[5]</code>	P33	BDBUS5	Dado bit 5
<code>usb_d[6]</code>	P36	BDBUS6	Dado bit 6
<code>usb_d[7]</code>	P35	BDBUS7	Dado bit 7 (MSB)
<code>usb_wr</code>	P21	BCBUS3	WR# — write strobe ativo baixo (>= 50 ns)
<code>usb_txe</code>	P26	BCBUS1	TXE# — FIFO TX nao cheia (pode escrever)

■ Pinos excluídos propositalmente do UCF:

P29 = GND (terra) — nao e I/O no package TQ144

P34 = VCCO_6 (alimentacao Bank 6) — nao e I/O

8 Referências e Datasheets

Ref.	Documento	Acesso
DS099	Spartan-3 FPGA Family Data Sheet	docs.amd.com/v/u/en-US/ds099
UG331	Spartan-3 Generation FPGA User Guide	docs.amd.com/v/u/en-US/ug331
ISE 14.7	Xilinx ISE Design Suite / WebPACK	xilinx.com — ISE archive
FT2232H	FTDI FT2232H Datasheet	ftdichip.com/products/ft2232h
DS123	XCF01S Platform Flash Datasheet	docs.amd.com/v/u/en-US/ds123
OpenOCD	Open On-Chip Debugger	openocd.org

Ref.	Documento	Acesso
xc3sprog	Xilinx JTAG programmer	xc3sprog.sourceforge.net

9 Requisitos Funcionais

ID	Requisito	Prioridade	Atendido
RF-01	LED D6 aceso em IDLE (aguardando jogador)	Alta	OK
RF-02	LED D5 acende após intervalo aleatório de 1 a 5 s	Alta	OK
RF-03	Mede tempo de reação em ms — resolução de 1 ms	Alta	OK
RF-04	D7 acende ao pressionar cedo demais (EARLY)	Alta	OK
RF-05	D7 acende em TIMEOUT (9.999 ms sem reação)	Alta	OK
RF-06	Envia resultado ao PC via USB FIFO 245	Média	OK
RF-07	Firmware permanente — carrega ao ligar	Média	OK

10 Especificações de Funcionamento

10.1 Arquitetura VHDL — Dois Processos Paralelos

O módulo top-level **reflex_game** contém **dois processos** que executam simultaneamente no FPGA — paralelismo real de hardware, não threads de software.

```
entity reflex_game is Port (
    clk, btn, usb_txe           : in  STD_LOGIC;
    led_reflexo, led_status, led_erro : out STD_LOGIC;
    usb_d : out STD_LOGIC_VECTOR(7 downto 0);
    usb_wr : out STD_LOGIC
);

-- game_proc : FSM + debounce + LFSR + BCD -> LEDs + trigger
-- fifo_proc : FIFO 245 TX state machine -> usb_d + usb_wr
```

10.2 Máquina de Estados do Jogo — 7 estados

Estado	LEDs	Transição	Próximo	Descrição
IDLE	D6	Btn press	WAIT_RELEASE	Aguardando início
WAIT_RELEASE	—	Btn solto	WAIT_RANDOM	Aguarda soltar
WAIT_RANDOM	—	Tempo expirou	LED_ON	Aguarda intervalo aleat.
WAIT_RANDOM	—	Btn cedo demais	EARLY_PRESS	Pressionou antes
LED_ON	D5	Btn pressionado	RESULT_OK	Mede tempo em ms
LED_ON	D5	9.999 s sem reacao	TIMEOUT	Sem reacao
RESULT_OK	D5+D6	3 s expirados	IDLE	Resultado valido
EARLY_PRESS	D7	3 s expirados	IDLE	Erro: cedo demais
TIMEOUT	D7	3 s expirados	IDLE	Erro: sem reacao

10.3 Aleatoriedade — LFSR de 16 Bits

Registrador de deslocamento com retroalimentação linear (polinômio $x^{16} + x^{14} + x^{13} + x^{11} + 1$). Avança a cada ciclo de 40 MHz; os 12 bits menos significativos no momento do clique definem o atraso:

```
lfsr_feedback := lfsr(15) xor lfsr(13) xor lfsr(12) xor lfsr(10);
lfsr <= lfsr(14 downto 0) & lfsr_feedback;

-- Ao pressionar o botao (IDLE -> WAIT_RELEASE):
delay_target_ms <= 1000 + to_integer(lfsr(11 downto 0));
-- ^min 1s ^ 0 a 4095 ms = 1000..5095 ms
```

Período do LFSR: $2^{16} - 1 = 65.535$ estados unicos antes de repetir.

Custo: apenas flip-flops + XOR — praticamente zero de area.

10.4 Debounce do Botão — Duplo Sincronizador

```
-- Sincronizador 2-FF (elimina metaestabilidade):
btn_sync_0 <= btn;
btn_sync_1 <= btn_sync_0;

-- Filtro: aceita mudanca so apos 20 ms estavel:
if btn_sample /= btn_debounced then
    if debounce_count = DEBOUNCE_MS-1 then
        btn_debounced <= btn_sample;
    end if;
end if;
```

10.5 Protocolo FIFO 245 Assíncrono

Estado FSM	Ação		
FTX_IDLE	Aguarda uart_trigger = '1' do game_proc		
FTX_CHECK	Verifica usb_txe = '0' (FIFO nao cheia, pode escrever)		
FTX_STROBE	Coloca byte em usb_d[7:0]; ativa usb_wr = '0'		
FTX_WAIT	Mantém WR# baixo por 2 ciclos = 50 ns (min. do protocolo)		
FTX_NEXT	Avança indice; volta a CHECK ou vai a IDLE se acabou		
Evento	Mensagem ASCII	Bytes	Exemplo
Reacao valida	RESULT_MS=NNNN \\n	16 bytes	Ex: RESULT_MS=0342 = 342 ms
Cedo demais	EARLY\\n\\n	7 bytes	—
Sem reacao	TIMEOUT\\n\\n	9 bytes	—

10.6 Conversão BCD e Constraint TIG

Para montar "RESULT_MS=0342", o inteiro é decomposto em dígitos por subtrações sucessivas (XST não suporta divisão de inteiro variável). A cadeia combinacional tem 24 níveis = 27,7 ns, acima dos 25 ns do clock — violation de timing. Solução: TIG no UCF (seguro: executa 1× por clique, não em ciclos consecutivos).

```
INST "reaction_time_ms_*" TNM = "TG_rms";
INST "uart_msg_*_*"      TNM = "TG_uart_msg";
TIMESPEC "TS_bcd" = FROM "TG_rms" TO "TG_uart_msg" TIG;
```


11 Arquivo de Constraints (UCF)

```
# Clock 40 MHz
NET "clk"          LOC = "P53" | IOSTANDARD = LVCMOS33;
NET "clk"          TNM_NET = "clk";
TIMESPEC "TS_clk" = PERIOD "clk" 25 ns HIGH 50%;

# LEDs
NET "led_reflexo"  LOC = "P51" | IOSTANDARD = LVCMOS33;
NET "led_status"   LOC = "P50" | IOSTANDARD = LVCMOS33;
NET "led_erro"     LOC = "P47" | IOSTANDARD = LVCMOS33;

# Botao
NET "btn"          LOC = "P56" | IOSTANDARD = LVCMOS33 | PULLDOWN;

# FIFO 245 - Canal B FT2232H (Bank 6)
NET "usb_d<0>"     LOC = "P31" | IOSTANDARD = LVCMOS33;
NET "usb_d<1>"     LOC = "P30" | IOSTANDARD = LVCMOS33;
NET "usb_d<2>"     LOC = "P27" | IOSTANDARD = LVCMOS33;
NET "usb_d<3>"     LOC = "P28" | IOSTANDARD = LVCMOS33;
NET "usb_d<4>"     LOC = "P32" | IOSTANDARD = LVCMOS33;
NET "usb_d<5>"     LOC = "P33" | IOSTANDARD = LVCMOS33;
NET "usb_d<6>"     LOC = "P36" | IOSTANDARD = LVCMOS33;
NET "usb_d<7>"     LOC = "P35" | IOSTANDARD = LVCMOS33;
NET "usb_wr"       LOC = "P21" | IOSTANDARD = LVCMOS33;
NET "usb_txe"      LOC = "P26" | IOSTANDARD = LVCMOS33 | PULLDOWN;

# TIG: caminho BCD (27,7 ns > 25 ns) - seguro: 1x por botao
INST "reaction_time_ms_*" TNM = "TG_rms";
INST "uart_msg_*_*"      TNM = "TG_uart_msg";
TIMESPEC "TS_bcd"        = FROM "TG_rms" TO "TG_uart_msg" TIG;
```

12 Fluxo de Síntese ISE 14.7

Passo	Ferramenta	Saída	Função
1	XST	.ngc	Síntese: VHDL -> netlist de portas lógicas
2	NGDBuild	.ngd	Tradução + aplicação das constraints do UCF
3	MAP	.ncd	Mapeamento para LUTs e FFs reais do XC3S200
4	PAR	.ncd	Place & Route + verificação de timing
5	BitGen	.bit	Geração do bitstream binário (aprox. 128 KB)

Recurso	Usado	Disponível	Utilização
Slices	344	1.920	17,9%
LUTs	619	3.840	16,1%
Flip-Flops	120	3.840	3,1%
IOBs	14	97	14,4%

Recurso	Usado	Disponível	Utilização
Erros de timing	0	—	OK

13 Gravação do Firmware

13.1 SRAM (temporário — perde ao desligar)

```
# Via xc3sprog (um unico comando):
xc3sprog -c ftdi reflex_game.bit

# Via OpenOCD:
openocd -f gravar.cfg -c "init; pld load 0 reflex_game.bit; exit"
```

13.2 Flash XCF01S (permanente — carrega ao ligar)

```
# Via xc3sprog (modo mais simples):
xc3sprog -c ftdi -p 1 reflex_game.bit:w:0:BIT

# Via iMPACT + OpenOCD (3 etapas):
# 1) Converter .bit em MCS (formato da XCF01S):
promgen -w -p mcs -c FF -x xcf01s -u 0 reflex_game.bit -o reflex_game_flash

# 2) Gerar SVF via iMPACT (apagar + gravar + verificar):
impact -batch flash_program.cmd

# 3) Executar SVF pelo OpenOCD (~2 minutos):
openocd -f gravar.cfg -c "init; svf reflex_game_flash.svf progress; exit"
```

Cadeia JTAG da placa:

Dispositivo	Posição	IR	IDCODE	Obs.
xc3s200 (FPGA)	pos 1 iMPACT	6 bits	0x01414093	Lado TDI (entrada dados)
xcf01s (Flash)	pos 2 iMPACT	8 bits	0xd5044093	Lado TDO (saída dados)

14 Evidências de Teste

Teste	Resultado	Evidência
Detecção JTAG	OK	xc3s200=0x01414093 · xcf01s=0xd5044093
Compilacao (timing)	OK	PAR: Timing errors: 0 Score: 0
Gravacao na RAM	OK	pld load rc=0 · D6 acendeu imediatamente
Flash permanente	OK	Power cycle sem USB: D6 acendeu automaticamente
Jogo IDLE	OK	D6 aceso ao ligar a placa
Sinal aleatorio	OK	D5 acendeu apos intervalo variavel — 5 partidas
EARLY	OK	Pressionar antes do D5 -> D7 acendeu
TIMEOUT	OK	Sem reagir por ~10 s -> D7 acendeu
Dados USB ttyUSB1	Pendente	Porta aparece no sistema · bytes aguardam teste completo

Principais problemas encontrados e soluções

#	Problema	Solução
P40	FT2232H Canal B e FIFO 245, nao UART convencional	Reescrever VHDL: barramento 8 bits + WR# + TXE#
P43	Timing violation BCD: 27,7 ns > 25 ns	Constraint TIG no UCF para esse path
P44	SVF gerado pelo iMPACT com apenas 162 bytes (falso positivo)	Checar rc e tamanho do SVF: deve ter > 1 KB
P45	xcf04s identificado em vez de xcf01s na cadeia	Confirmar IDCODE via BSDL do ISE
P46	Cadeia JTAG invertida — TDO sempre zero	Flash = pos 1 (TDO), FPGA = pos 2 (TDI)
P42	P29 = GND e P34 = VCCO_6 nao sao pinos I/O	Usar P27 e P36; validar no PAD report do MAP

Catalogo completo: [doc/problemas_encontrados.txt](#) (56 problemas documentados)