Verilog入门

阙夏
计算机与信息学院
2020年06月

一、EDA与Verilog

- **电子设计自动化**（英语：Electronic design automation，缩写：EDA）是指利用计算机辅助设计（CAD）软件，来完成超大规模集成电路（VLSI）芯片的功能设计、综合、验证、物理设计（包括布局、布线、版图、设计规则检查等）等流程的设计方式。
- 硬件描述语言HDL(Hardware Description Language)：是用于设计硬件电子系统的计算机语言，它描述电子系统的逻辑功能、电路结构和连接方式。
  - Verilog HDL
  - VHDL(Very-High-Speed Integrated Circuit HDL)
  - 抽象描述层次：系统级，行为级，RTL（Register Transfer Level）级，门级和开关级。
  - IC（Integrated circuit design, IC design）设计：集成电路设计

常见的Verilog HDL工具

- ModelSim 仿真
- ISE xilinx（FPGA）
- Quartus altera（FPGA）
- Synplify 综合设计
- Vivado
- FPGA（Field Programmable Gate Array）是在PAL、GAL等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。

二、Verilog 入门

Verilog运行程序组成

- 描述模块和测试模块（testbench）。
- 描述模块：模块包括接口描述部分和逻辑功能描述部分。

```
module 模块名（a,b,cin,cout,s）;//一个模块一个文件，模块名=文件名
        input wire [2:0]a,b,cin;  // [2:0]表示信号位宽
        output  cout, s;
        ……
        always@* begin    //reg类变量才能赋值  描述时序逻辑
        ……
        end  //逻辑功能描述中，主要用到assign 和always 两个语句。
        assign {cout,s} = a +b + cin; //wire类变量才能赋值
                                      //描述组合逻辑
//  =（阻塞）  和 <=（非阻塞）的区别
endmodule
```

二、Verilog 入门

- 测试模块：
- initial 语句

initial 语句只执行一次，即在设计被开始模拟执行时开始（0时刻）。通常只用在对设计进行仿真的测试文件中，用于对一些信号进行初始化和产生特定的信号波形。

- 只有寄存器类型的信号才可以在always和initial 语句中进行赋值，类型定义通过reg语句实现。

```
module  测试模块名;     //一个模块一个文件，通常模块名=文件名
        reg [2:0]a,b,cin; //
        reg cout;
        ……
        initial begin    //reg类数据才能赋值
        ……// 赋初值（为仿真波形）
        end
        描述模块名  函数名(.a (a) , .b (b), .cin (cin), .cout (cout));
endmodule
```

三、常见错误

- error loading design

这时候，你可能需要做以下的事:

1.检查文件是否未被包含且未加入工程。

2.检查设计文件的端口声明与实例化时的端口是否一致。

3.检查设计文件的模块名是否与实例化时的模块名一致。

4.检查未在顶层文件中修改的端口是否为wire。


5.重新安装ModelSim。

存储元件：寄存器和寄存器组


- 寄存器（Register）
  - 有一个写使能（Write Enable-WE）信号

    0: 时钟边沿到来时，输出不变

    1: 时钟边沿到来时，输出开始变为输入
  - 若每个时钟边沿都写入，则不需WE信号



- 寄存器组（Register File）
  - 两个读口（组合逻辑操作）：busA和busB分别由RA和RB给出地址。地址RA或RB有效后，经一个“取数时间(AccessTime)”，busA和busB有效。
  - 一个写口（时序逻辑操作）：写使能为1的情况下，时钟边沿到来时，busW传来的值开始被写入RW指定的寄存器中。



三、一些资源

- ModelSim (VHDL Verilog Quartus Matlab...)仿真教程

https://www.bilibili.com/video/BV1bt411Q7CD

- https://max.book118.com/html/2017/0530/110284983.shtm

谢谢！