合肥工业大学

计算机组成原理

贾伟
计算机与信息学院



合肥工业大学计算机学院贾伟

第三章：系统总线

合肥工业大学计算机学院贾伟

■期中考试20%，期末考试40%，实验15%，作业15%

■平时成绩10%（考勤，课堂讨论等）

- 考勤按学院教学提示要求”：


（3）三次不到，取消参加考试资格

合肥工业大学计算机学院贾伟

作业

- 《计算机组成原理》（第3版）唐朔飞 高等教育出版社
- 《计算机组成原理--学习指导与习题解答》唐朔飞 高等教育出版社
- 自选练习册
- 共交两次作业，提交作业时间将在QQ群中提前通知，学委负责收作业
- 写上自己的学号和姓名（例，1234567 贾伟）

合肥工业大学计算机学院贾伟



5本装笔记本本子文具 誉品简约大学生大号考研专用软面抄记事本车线练习作业本中学生用 B5/横线/牛皮纸5本，40张，80页





第三章：系统总线

1 3.1 总线的基本概念

2 3.2 总线的分类

3 3.3 总线特性及性能指标

4 3.4 总线结构


5 3.5 总线控制


合肥工业大学计算机学院贾伟

第三章：系统总线

一、为什么要用总线


- 计算机的各个部件之间需要线路进行连接才能传输数据，
- 早期方式：分散连接，各部件之间通过单独的连线连接，以运算器为中心，以存储器为中心
- 分散连接方式，内部连线十分复杂，尤其当I/O与存储器交换信息时都需要经过运算器，使运算器停止运算，严重影响CPU的工作效率。





一、为什么要用总线

- 分散连接方式，对每一个部件都有专门的连接线路，这种线路复杂，不易实现随时增删外部设备。




合肥工业大学计算机学院贾伟

第三章：系统总线

一、为什么要用总线

- 总线连接——各部件连到一组公共信息传输线上
- 总线是连接各个部件的信息传输线，是各个部件共享的传输介质
- 总线上信息的传送：串行，并行
- 总线的功能：沟通计算机各部件信息传递，并使不同厂商提供的产品能互换组合。




合肥工业大学计算机学院贾伟

第三章：系统总线

一、为什么要用总线

- 总线连接——各部件连到一组公共信息传输线上
- 总线是连接各个部件的信息传输线，是各个部件共享的传输介质
- 总线上信息的传送：串行，并行
- 总线的功能：沟通计算机各部件信息传递，并使不同厂商提供的产品能互换组合。



合肥工业大学计算机学院贾伟

第三章：系统总线

一、为什么要用总线

1. 简化硬件设计

•**共享通信通道**：系统总线为CPU、内存、I/O设备等所有组件提供了一条共享的物理连接，避免了每个设备与CPU或其他设备单独布线的复杂性。例如，若没有总线，新增一个设备（如显卡）需为它单独铺设多条线路，导致硬件设计繁琐且成本高昂。

•**标准化接口**：总线定义了统一的电气规范和通信协议（如PCIe、USB），使得不同厂商的设备能无缝接入系统，提升了兼容性和可维护性。

2. 高效的数据传输

•**分时复用**：总线通过分时复用技术，将数据总线、地址总线和控制总线整合为一组线路。例如，CPU在某一时刻通过地址总线发送内存地址，随后切换到数据总线传输数据，控制总线则同步管理操作，提高了资源利用率。

•**减少冲突**：总线仲裁机制（如集中式仲裁或分布式仲裁）确保同一时间仅有一个设备占用总线，避免数据冲突，保障传输有序性。

3. 增强系统扩展性

•**灵活添加设备**：新设备只需接入总线即可被系统识别和使用。例如，用户升级内存或添加硬盘时，无需重新设计核心电路，只需连接到对应总线插槽。

•**模块化架构**：总线支持计算机各功能模块（如CPU、GPU、外设）独立升级或替换，推动计算机向模块化、可扩展方向发展。

一、为什么要用总线

4. 功能分工明确

•**数据总线**：负责传输实际数据（如CPU到内存的指令）。

•**地址总线**：指定数据来源或目的地（如内存地址）。

•**控制总线**：协调操作时序（如读/写信号、中断请求），确保通信有序。

5. 促进技术演进

•**从并行到串行**：传统并行总线（如PCI）逐渐被高速串行总线（如PCIe）取代，通过点对点连接和差分信号提升带宽与抗干扰能力。

•**分层架构**：现代总线结构（如ARM的AMBA）采用高级可扩展接口（AXI），支持多主设备并发访问，适应多核处理器需求。

6. 局限性与解决方案

•**带宽瓶颈**：共享总线可能在高负载时成为瓶颈。解决方案包括增加总线宽度（64位→128位）、提升时钟频率、采用多通道技术（如双通道内存）。


•**仲裁机制**：通过总线控制器（如北桥芯片）实现优先级仲裁，确保关键任务（如中断响应）优先获得总线使用权。

系统总线通过标准化、资源共享和分层设计，解决了早期计算机线路复杂、扩展困难的问题，成为现代计算机高效运行的基础。

总线结构

1. 面向 CPU 的双总线结构


- 存储总线连接 CPU 和内存； IO 总线用来建立 CPU 和各 I/O 设备之间交换信息的通道
- 这种连接方式也会出现问题，当多个部件与总线相连时，如果两个及以上的部件同时发送消息，那么势必会产生信号冲突，导致传输无效。所以，在同一时刻只允许有一个部件发送消息，但是可以有多个部件接收消息
- CPU 和 IO 总线的交互需要 CPU 参与，CPU 和内存的交互也需要 CPU 参与, CPU的工作效率低



合肥工业大学计算机学院贾伟

2. 单总线结构

- 将 CPU 、主存和 IO 设备通过 IO 接口都挂到一组总线上，就形成了单总线的连接方式。
- 单总线连接连接方式，因为 CPU 、内存和 IO 都挂在同一个总线上，所以内存和 IO 交互不需要 CPU 的参与，这就是最大的改变。这种连接方式同样也会出现问题，因为只有一组总线，当各个部件都需要交换信息时，就会发生冲突，所以，在这种设计中，需要设定总线占用优先级，让各个组件按照优先级顺序来依次占用总线。这也是为什么编程语言中使用锁作为线程安全性的真正原因。
- 还有一个问题是 CPU 没有和内存直接交互，大大影响工作效率。




合肥工业大学计算机学院贾伟

总线结构

3.以存储器为中心的双总线结构


- 在单总线结构的基础上，在 CPU 和内存之间增加了一条存储总线，在 IO 使用系统总线频率比较高的时候，CPU 和内存可以通过存储总线交互，这样既大大加快了系统工作效率，又降低了总线开销。还保留了内存和 IO 交互时不需要经过 CPU 的特点。
- 现代计算机大多采用各类总线结构。



合肥工业大学计算机学院贾伟

3.2 总线的分类


1.片内总线



合肥工业大学计算机学院贾伟


3.2 总线的分类

2.系统总线



https://blog.csdn.net/qq_44853882

3.通信总线（外部总线、 I/O 总线）



串行通信

定义：指数据在单条1位宽的传输线上，一位一位的按顺序分时传送

适用于：远距离传送（从几米达数千米）

并行通信

定义：指数据在多条并行1位宽额传输线上，同时由源传送到目的地

适用于：近距离的数据传输，通常小于30米

合肥工业大学计算机学院贾伟


3.3 总线特性及性能指标

总线物理实现

■ 从物理角度来看，总线由许多导线直接印制在电路板上，延伸到各个部件。

图中CPU、主存、I/O这些插板（插卡）通过与水平方向总线插槽连接。

- 为保证机械上的可靠连接，必须规定其机械特性
- 为确保电气上正确连接，必须规定其电气特性
- 为保证正确连接不同部件，需规定其功能特性和时间特性



合肥工业大学计算机学院贾伟

3.3 总线特性及性能指标

一、总线特性

总线特性包括以下几项：

■ **机械特性**

机械特性是指总线在机械连接方式上的一些性能，如插头与插座适用的标准，尺寸、形状、引脚个数以及排列顺序

■ **电气特性**

电气特性是指总线的每一根传输线上信号的传递方向和有效的电平范围。通常规定由 CPU 发出的信号称为输出信号。如，地址总线属于单向输出线，数据总线属于双向传输线，它们都定义为高电平为 “1”，低电平为 “0”。

■ **功能特性**


功能特性是指总线中每根传输线的功能，如地址总线是用来指出地址码；数据总线用来传递数据。由此可见，各条线的功能不同。

■ **时间特性**

时间特性是指总线中的任一根线在什么时间内有效。每条总线上的各种信号互相存在一种有效时序的关系，因此，事件特性一般可用信号时序图来描述。

合肥工业大学计算机学院贾伟

3.3 总线特性及性能指标



- 总线特性
  - 包括
    - 物理特性
      - 总线由许多导线直接印制在电路板上，延伸到各个部件
    - 机械特性
      - 机械连接方式上的性能：如尺寸、形状、引脚个数
    - 电气特性
      - 总线的每一根传输线上信号的传递方向和有效的电平范围
    - 功能特性
      - 总线中每根传输线的功能
        - 地址
        - 数据
        - 控制
    - 时间特性
      - 总线的任一根线在什么时间内有效，信号的时序关系

合肥工业大学计算机学院贾伟
https://blog.csdn.net/qq_44853882

三、总线的性能指标

（1）总线宽度：通常指数据总线的根数，用bit（位）来表示，如果8位、16位、32位、64位（即8根、16根、32根、64根）

（2）总线带宽：总线的数据传输速率，即单位时间内总线上传输数据的位数，用每秒传输信息的字节数来衡量，单位MBps（兆字节每秒）

（3）时钟同步/异步：总线上的数据与时钟同步工作的总线称为同步总线，与时钟不同步工作的总线称为异同步总线。

（4）总线复用：一条信号上分时传送两种信号

（5）信号线数：地址总线、数据总线和控制总线三种总线数的总和

（6）总线控制方式：包括突发工作、自动配置、仲裁方式、逻辑方式、计数方式等

（7）其他指标：如负载能力、电源电压、总线宽度能否拓展等

总线的负载能力即驱动能力，是指当总线接上负载后，总线输入输出的逻辑电平是否能保持在正常的额定范围内。

表 3.1　几种流行的微型计算机总线性能

名称	ISA (PC-AT)	EISA	STD	VESA (VL-BUS)	MCA	PCI
适用机型	80286、386、486 系列机	386、486、586 IBM 系列机	Z-80、V20、V40 IBM PC 系列机	i486、PC-AT 兼容机	IBM 个人机与工作站	P5 个人机、PowerPC、Alpha 工作站
最大传输率	15 MBps	33 MBps	2 MBps	266 MBps	40 MBps	133 MBps 或 266 MBps
总线宽度	16 位	32 位	8 位	32 位	32 位	32 位
总线工作频率	8 MHz	8.33 MHz	2 MHz	66 MHz	10 MHz	33 MHz 66 MHz
同步方式	同步			异步	同步	
仲裁方式	集中	集中	集中	集中		
地址宽度	24	32	20			32/64
负载能力	8	6	无限制	6	无限制	3
信号线数		143		90	109	49
64 位扩展	不可	无规定	不可	可	可	可
并发工作				可		可
引脚使用	非多路复用	非多路复用	非多路复用	非多路复用		多路复用

合肥工业大学计算机学院贾伟

三、总线的性能指标

三、总线标准

总线标准：系统与各模块、模块与模块之间的以互联的标准界面。这个界面对它两端的模块都是透明的，即界面的任一方只需要根据总线标准的要求完成自身一方接口的功能要求，而无须了解对方接口与总线的连接要求。

通用接口：按总线标准设计的接口可视为通用接口。采用总线标准可以为计算机接口的软硬件设计提供方便。

目前流行的总线标准：


- ISA（Industrial Standard Architecture）总线
- EISA（Extended Industrial Standard Architecture）总线
- VESA（VL-BUS）总线
- PCI 总线
- AGP 总线
- RS-232C 总线
- USB 总线

合肥工业大学计算机学院贾伟

三、总线的性能指标

三、总线标准

可视为系统与各模块、模块与模块之间的一个互连的标准界面，对两端模块透明，一方无需知道另一方接口与总线连接要求，只需根据总线标准完成自身一方接口的功能要求



合肥工业大学计算机学院贾伟
https://blog.csdn.net/qq_44853882

三、总线的性能指标

三、总线标准

系统总线（连接CPU、内存等核心部件）

1.**PCI（Peripheral Component Interconnect）**
   1. **特点**：并行总线，支持即插即用（Plug and Play）。
   2. **应用**：早期用于连接显卡、声卡等扩展卡，现已被PCIe取代。
   3. **版本**：32位/64位，最高带宽133 MB/s（PCI 2.0）。

2.**PCI Express（PCIe）**
   1. **特点**：**串行总线**，采用点对点通信，支持热插拔和高带宽。
   2. **应用**：现代计算机的标准扩展总线，用于显卡、SSD（NVMe）、网卡等。
   3. **版本**：PCIe 3.0（8 GT/s）、PCIe 4.0（16 GT/s）、PCIe 5.0（32 GT/s），带宽随通道数（x1, x4, x8, x16）倍增。

3.**FSB（Front Side Bus，前端总线）**
   1. **特点**：早期用于连接CPU与北桥芯片（控制内存和高速设备）。
   2. **应用**：Intel Pentium至Core 2系列中使用，现已被QPI、DMI等技术替代。

4.**HyperTransport （两枚芯片间的连接）**
   1. **特点**：AMD提出的高速点对点总线，低延迟。
   2. **应用**：用于连接CPU与CPU（多路服务器）或芯片组。

5.**QPI（QuickPath Interconnect，快速通道互联，是一种点对点互联结构）**
   1. **特点**：Intel提出的点对点总线，替代FSB。
   2. **应用**：用于多核CPU之间的互连（如Xeon服务器）。

三、总线的性能指标

三、总线标准

存储总线（连接存储设备）

1.**SCSI（Small Computer System Interface）早期并行接口**

1. **特点**：并行总线，支持多设备链式连接。
2. **应用**：早期服务器和高端存储设备，现被SAS取代。

2.SATA（Serial ATA）串行接口革命：从并行到高速串行

1. **特点**：串行总线，支持热插拔，成本低。
2. **应用**：机械硬盘（HDD）、SATA SSD。
3. **版本**：SATA III（6 Gb/s）。

3.**SAS（Serial Attached SCSI）**

1. **特点**：兼容SATA，更高速度和可靠性，支持多设备连接。
2. **应用**：**企业级存储和服务器**。

4.**NVMe（Non-Volatile Memory Express）专为SSD设计**

1. **特点**：基于PCIe通道的协议，超低延迟，高并发。
2. **应用**：高性能SSD（如M.2接口的固态硬盘）。

合肥工业大学计算机学院贾伟

三、总线的性能指标

三、总线标准

外部总线（连接外设）

1.**FireWire（IEEE 1394）**

1. **特点**：早期高速串行总线，低CPU占用率。
2. **应用**：摄像机、音频设备，现逐渐被USB/Thunderbolt替代。

2.USB（Universal Serial Bus）

1. **特点**：通用性强，支持热插拔和供电。
2. **应用**：键盘、鼠标、U盘、移动设备等。
3. **版本**：USB 2.0（480 Mb/s）、USB 3.2（20 Gb/s）、USB4（40 Gb/s）。

3.**Thunderbolt**

1. **特点**：基于PCIe和DisplayPort协议，高带宽，支持菊花链拓扑。
2. **应用**：高速外置存储、4K/8K显示器。
3. **版本**：Thunderbolt 3/4（40 Gb/s），兼容USB4。

4.**HDMI（High-Definition Multimedia Interface）**

1. **特点**：音视频一体化传输，支持高分辨率。
2. **应用**：显示器、电视、投影仪。

5.**DisplayPort**

1. **特点**：类似HDMI，但带宽更高，支持多屏串联。
2. **应用**：高端显示器和显卡。

合肥工业大学计算机学院贾伟

三、总线的性能指标

三、总线标准

未来趋势：统一化、无线化与智能化

1.**接口统一：USB-C一统天下**

1. USB-C成为物理接口标准（支持USB4、Thunderbolt 4、DisplayPort、PD供电）。
2. 欧盟强制电子设备采用USB-C（2024年起），推动跨设备兼容。

2.**速度突破与协议融合**

1. **USB4 v2.0（2022年）**：80 Gb/s（双向）或120 Gb/s（非对称），支持未压缩8K视频。
2. **PCIe/USB融合**：通过USB-C承载PCIe信号（如外置GPU）。

3.**无线取代有线**

1. **Wi-Fi 7（2024年）**：30 Gb/s理论速率，支持低延迟外设（如VR头显）。
2. **UWB（超宽带）**：高精度定位与高速数据传输（如Apple AirTag生态）。

4.**智能外设与边缘计算**

1. 总线协议集成AI指令集，支持设备端计算（如智能摄像头本地处理）。
2. 通过CXL或类似协议实现外设与CPU/GPU的缓存一致性。

合肥工业大学计算机学院贾伟

三、总线的性能指标

三、总线标准

ISA（Industry Standard Architecture）

定义：ISA是最早出现在微型计算机上的系统总线标准，它定义了计算机系统的内部连接和通信方式。

- ISA 总线是IBM为了采用全16位的CPU 而推出的，又称AT总线。
- 它不能支持多台主设备(不支持多台具有申请总线控制权的设备)系统；
- ISA上的所有数据的传送必须通过CPU或DMA(直接存储器存取)接口来管理,因此使 CPU花费了大量时间来控制与外部设备交换数据。
- ISA总线时钟频率为8MHz,最大传输率为16MBps,数据线为16位,地址线为24位。

特点：ISA总线有8位和16位两种模式，主要用于连接CPU、内存和各种外设。然而，随着计算机技术的发展，ISA总线逐渐被更高速、更高效的总线标准所取代。

应用：ISA总线在早期的计算机系统中广泛应用，但现在已经较少使用。

合肥工业大学计算机学院贾伟

三、总线的性能指标

三、总线标准

EISA（Enhanced Industry Standard Architecture)

定义：EISA是一个为IBM个人电脑适用计算机定制的总线标准，用于替代ISA总线，提供更高的数据传输速率和更强的扩展能力。

- EISA是一种在 ISA基础上扩充开放的总线标准与ISA可以完全兼容。
- 能支持多个总线主控器和突发方式(总线上可进行成块的数据传送)的传输。
- EISA总线的时钟频率为8MHz.最大传输率可达33MBps,数据总线为32位,地址总线为32位。

特点：EISA总线将AT总线扩展到了32位，并支持多个处理器共享一个总线。它提升了总线控制的支持，能够访问更大的存储器。

应用：EISA总线在服务器市场取得了成功，因为它更适合处理高带宽要求的任务，如磁盘访问和联网。然而，在桌面电脑领域，由于其授权费用较高，EISA并未得到广泛应用。

合肥工业大学计算机学院贾伟

三、总线标准

VESA（Video Electronics Standards Association）

定义：VESA是一种用于连接计算机显示器和图形适配器之间的接口标准，由视频电子标准协会（Video Electronics Standards Association）制定。

- VESA 总线是由VESA(Video Electronic Standard Association,视频电子标准协会)提出的局部总线标准,又称为VL-BUS(Local BUS)总线。
- 所谓局部总线,是指在系统外为两个以上模块提供的高速传输信息通道。
- VL-BUS是由CPU总线演化而来的,采用CPU的时钟频率达33MHz、数据线为32位,可通过扩展槽扩展到64位,配有局部控制器,最大传输率达133MBps。通过局部总线控制器,将高速I/0设备直接挂在CPU上,实现CPU与高速I/O设备之间的高速数据交换

特点：VESA总线采用并行传输方式，提供高速数据传输和多种分辨率支持。它使得计算机系统和显示设备能够进行快速、稳定的通信。

应用：VESA总线广泛应用于各种计算机系统和显示设备中，尽管随着技术的进步，它逐渐被HDMI和DisplayPort等更新的接口标准所取代。

三、总线标准

PCI（Peripheral Component Interconnect）

定义：PCI是的缩写，是一种广泛使用的局部并行总线标准，用于连接个人电脑中的各种外设。
特点：PCI总线是独立于处理器的32位或64位局部总线，具有传输速率高、多总线共存、独立于CPU等特点。它支持即插即用和自动识别与配置外设。
应用：PCI总线几乎在所有主板产品上都有应用，用于连接声卡、网卡、显卡等外设。

合肥工业大学计算机学院贾伟

三、总线标准

PCI（Peripheral Component Interconnect)

- 高性能。PCI总线是一种不依附于某个具体处理器的局部总线。它为系统提供了高速的数据传输通道,与CPU时钟频率无关,自身采用33MHz和66MHz的总线时钟,数据线为32位,可扩展到64位,传输速率从132MBps(33MHz时钟,32位数据通路)可升级到528 MBps(66MHz时钟,64位数据通路)。
- 良好的兼容性。PCI总线部件和插件接口相对于处理器是独立的。PCI总线与ISA、EISA总线均可兼容,可以转换为标准的ISA、EISA。
- 支持即插即用(Plug and Play),即任何扩展卡只要插入系统便可工作。
- 支持多主设备能力。
- 具有与处理器和存储器子系统完全并行操作的能力。
- 提供数据和地址奇偶校验功能,保证了数据的完整和准确。
- 支持两种电压标准:5V和3.3V。3.3~5V的组件技术可以使电压平滑过渡。3.3V电压的 PCI总线可用于便携式微型计算机中。
- 可扩充性好。
- 软件兼容性好。
- 采用多路复用技术,减少了总线引脚个数。

三、总线标准

PCI-Express（PCI-E）

定义：PCI-Express是一种高速串行计算机扩展总线标准，旨在替代旧的PCI总线标准。
PCI-E，即PCI-Express总线（Peripheral Component Interconnect Express），是一种高速串行总线。
PCI-E最早由英特尔在2001年提出，旨在替代旧的PCI/PCI-X和AGP总线标准。PCIe在软件层面上是兼容PCI的。
PCI-E使用双向连接的方式，可以在同一时间进行收发操作。这种模型称为双单工连接，因为每个接口都有一个单工发送和单工接收的路径，因为数据流可以同时双向传输，因此两个设备间的通信是全双工的。
特点：PCI-Express采用高速串行点对点双通道高带宽传输方式，数据传输速率高且发展潜力大。它支持主动电源管理、错误报告、热插拔等功能。

应用：PCI-Express广泛应用于现代计算机系统中，成为连接高速设备的主要接口标准。

PCIe版本	传输速率
PCIe 1.0	2.5 GT/s
PCIe 2.0	5.0 GT/s
PCIe 3.0	8.0 GT/s
PCIe 4.0	16.0 GT/s
PCIe 5.0	32.0 GT/s
PCIe 6.0	64.0 GT/s

合肥工业大学计算机学院贾伟

三、总线的性能指标



三、总线标准

AGP（Accelerated Graphics Port， 加速图形端口）

定义：AGP是一种专用于三维电脑图形加速的局部总线标准。
AGP采用点对点通道方式,以66.7MHz的频率直接与主存联系,以主存作为帧缓冲器,实现了高速存取。最大数据传输率(数据宽度为32位)为266MBps,是传统PCI总线带宽的2倍。ACP还定义了一种“双激励”(Double Pumping)的传输技术,能在一个时钟的上、下沿双向传递数据,这样,AGP实现的传输频率为66.7MHz x 2,即133 MHz,最大数据传输率可增为533 MBps。

AGP插槽（Accelerated Graphics Port）是在PCI总线基础上发展起来的，主要针对图形显示方面进行优化，专门用于图形显示卡。AGP标准也经过了几年的发展，从最初的AGP 1.0、AGP2.0 ，发展到现在的AGP 3.0，如果按倍速来区分的话，主要经历了AGP 1X、AGP 2X、AGP 4X、AGP PRO，最高版本就是AGP 3.0，即AGP 8X。AGP 8X的传输速率可达到2.1GB/s，是AGP 4X传输速度的两倍。

特点：AGP总线基于PCI 2.1版规范进行扩充修改而成，采用点对点通道方式直接与主存联系。它具有高速缓冲和双激励的传输技术等特点。

应用：AGP总线主要用于连接图形处理器（GPU）和主存以加速三维图形的处理。然而随着PCI-Express的普及和发展，AGP总线已经逐渐被淘汰。

三、总线的性能指标



三、总线标准

RS-232C

定义：RS-232C是一种串行通信总线标准，用于计算机与其他设备之间的串行数据传输。

RS-232C(RS即Recommended Standard的缩写,232为标识号,C表示修改次数)是由美国电子工业协会EIA(Electronic Industries Association)推荐的一种串行通信总线标准,它是应用于串行二进制交换的数据终端设备(DTE)-计算机和数据通信设备(DCE)-Modem调制解调器之间的标准接口。

特点：RS-232C总线采用串行通信方式具有传输距离远、成本低等特点。但它也存在传输速率相对较低等缺点。

应用：RS-232C总线广泛应用于各种需要串行通信的场合如调制解调器、数据终端等设备的连接。

合肥工业大学计算机学院贾伟

三、总线的性能指标



三、总线标准

USB（Universal Serial Bus）

定义：USB是一种串行设备总线标准，用于连接计算机和外部设备如打印机、鼠标、键盘等。
特点：USB总线具有即插即用、易于连接和扩展等特点。它支持多种设备同时连接并自动识别设备类型。

应用：USB总线已经成为计算机的标准接口之一广泛应用于各种计算机系统和外部设备中。

具有以下特点：


- 具有真正的即插即用特征。
- 具有很强的连接能力。
- 数据传输率(USB 1.0版)有两种,即采用普通无屏蔽双绞线,速度可达 1.5 Mbps,若用带屏蔽的双绞线,速度可达12Mbps。USB2.0版的数据传输率最高可达480Mbps。
- 标准统一。
- 连接电缆轻巧,电源体积缩小。
- 生命力强。

合肥工业大学计算机学院贾伟

3.4 总线结构

一、单总线结构

它将CPU、主存、I/O设备（通过接口）挂在一组总线上，允许它们之间直接交换信息。




- 总线上连接的设备越多，传输延迟越大。
- 总线上挂接设备速度差异越大，效率越差。
- CPU 只能挂接在这个单一的总线上，不能从数据传送操作中解放出来。

这种结构简单，便于扩充，但所有的传送都通过这条总线，因此很容易形成瓶颈。最主要的是，它不允许两个以上的部件在同一时刻向总线传输信息。 这会影响系统工作效率的提高，所以，这类总线多数被小型计算机或微型计算机采用。当数据传输需求量和传输速度要求不太高时，可以增加总线宽度和提高传输速率来解决。但为了根本解决数据传输速率，解决CPU、主存和I/O设备之间传输速率的不匹配，实现CPU与其他设备相对同步，不得不采用多总线结构。

二、双总线结构

将速度较低的 I/O设备从单总线上分离出来，形成主存总线与I/O总线分开的结构。




通道是一个具有特殊功能的处理器，CPU将一部分功能下放给通道，使其对I/O设备具有统一管理的功能，以完成外部设备与主存储器之间的数据传送，其系统的吞吐能力可以相当大。此结构多用于大、中型计算机系统。

如果将速率不同的I/O设备进行分类，然后将它们连接在不同的通道上，那么计算机系统的工作效率将会更高，由此发展成多总线结构。

2. 三总线结构


- 主存总线用于CPU与主存之间的传输
- I/O总线供CPU与各类I/O设备之间的传递信息；
- DMA总线用于高速I/O设备（磁盘、磁带等）与主存之间直接交换信息。



- 任一时刻只能使用一种总线。
- 主存总线与DMA总线不能同时对主存进行存取
- I/O总线只有在CPU执行I/O指令时才能用到

合肥工业大学计算机学院贾伟

三总线结构的又一形式




处理器与Cache之间有一条局部总线，它将CPU与Cache或与更多的局部设备连接。

Cache的控制机构不仅将Cache连到局部总线上，而且还直接连接到系统总线上，这样Cache就可以通过系统总线与主存传输信息，而且I/O设备与主存之间的传输也不必通过CPU。

还有一条扩展总线，它将局域网、小型计算机接口（SCSI）、调制解调器（Modem）以及串行接口等都连接起来，并且通过这些接口又可与各类I/O设备相连，因此它可以支持相当多的I/O设备。与此同时，扩展总线又通过扩展总线接口与系统总线相连，由此便可实现这两种总线之间的信息传递，可见其系统的工作效率明显提高。

四总线结构

四总线结构的出现是为了进一步提高 I/O 性能，增加一条与计算机系统紧密相连的高速总线，在高速总线上挂接一些高速性能的外设，而一些低速的设备仍然挂在扩展总线上，将高速设备与低速设备进行分类组织，并由扩展总线接口与高速总线相连，使数据传输效率更高。




合肥工业大学计算机学院贾伟

3.4.3 总线结构举例

1. 传统微型机总线结构

这个类似于双总线结构，CPU、主存和IO通道共用系统高速总线，然后从高速总线分出低速IO总线供所有IO设备使用。但是IO设备之间的速度有不同，会造成IO总线数据传输利用率不高。VL-BUS局部总线结构针对高低速设备做了改进。




CSDN @码银

3.4.3 总线结构举例

VL-BUS局部总线结构

VL-BUS在上面的总线结构上，将高速IO和低速IO分开，将高速IO设备挂在到局部总线VL-BUS上，VL-BUS直接与系统总线相连，低速IO设备挂在由VL-BUS引出的低速ISA总线上。




CSDN @码银

3.4.3 总线结构举例

PCI 总线结构

PCI总线通过PCI桥路（PCI控制器和PCI加速器）和CPU相连，CPU总线和PCI总线相互隔离，但是仍然挂在在高速总线上，拥有高速的数据传输速率。




CSDN @码银

3.4.3 总线结构举例

多层PCI 总线结构

PCI总线驱动能力不足时，可以采用多层结构



合肥工业大学计算机学院贾伟

一、总线判优控制（仲裁）

由于总线上连接着多个部件，什么时候由哪个部件发送信息，如何给传送信息定时，如何防止信息丢失，如何避免多个部件同时发送，如何规定接受信息的部件等一系列问题都需要由总线控制器统一管理。它主要包括判优控制（仲裁逻辑）和通信控制。

1. 基本概念

- **主设备(模块)** 对总线有 **控制权**
- **从设备(模块)** **响应** 从主设备发来的总线命令
- **总线仲裁** **在总线争用时，决定具有控制权的设备或模块的过程**

由于总线上连接着多个部件，按其对总线有无控制功能可分为主设备和从设备两种。主设备对总线有控制权，从设备只能响应从设备发来的总线命令，对总线没有控制权。若同时有多个主设备要使用总显时，就由总线控制器判优、仲裁逻辑按一定的优先等级顺序确定哪个主设备能使用总线。

3.5 总线控制

总线传输周期
一般来说，总线上完成一次数据传输要经历4个阶段：

1.申请占用总线阶段
需要使用总线的主设备(如CPU或DMA)，向总线仲裁机构提出占有总线控制权的申请。总线仲裁机构判别确定后，把下一个总线传输周期的总线控制权授给申请者。

2. 寻址阶段
获得总线控制权的主设备，通过地址总线发出本次打算访问的从设备（如存储器或I/O接口）的地址。通过译码使被访问的从设备被选中，而开始启动工作。

3. 传输阶段
主设备与从设备进行数据交换。数据由源设备发出经数据总线流入目的设备。对于读传送，源设备是存储器或I/O接口等从设备，而目的设备是主设备如CPU等；对于写传送，则源设备是主设备（如CPU），而目的设备是存储器或I/O接口等从设备。

4. 结束阶段
主、从设备的有关信息均从总线上撤除，让出总线，以便其它设备能继续使用总线。

3.5 总线控制

为什么要设置总线判优控制?

- 挂载在同一条总线上的多台设备，如果同时要使用总线，需要由总线控制器进行判优、仲裁后确定按照一定的优先级确定哪个设备可以使用总线，只有获得总线使用权的主设备才能开始传输数据。

- 因为总线传输的特点就是在某一时刻，只允许一个部件向总线发送信息，如果有两个以上的部件同时向总线发送信息，势必导致信号冲突传输无效，故需要判优解决。

合肥工业大学计算机学院贾伟

一、总线判优控制（仲裁）

1. 基本概念

- 总线判优控制
  - 集中式
    - 链式查询(菊花链, Daisy chain)
    - 计数器定时查询(Query by a counter)
    - 独立请求方式(Centralized, Parallel)
  - 分布式
    - 自举式（Self-selection）
    - 冲突检测 （Collision detection）

°集中式：将控制逻辑做在一个专门的总线控制器或总线裁决器中，通过将所有的总线请求集中起来利用一个特定的裁决算法进行裁决


°分布式：没有专门的总线控制器，其控制逻辑分散在各个部件或设备中

等级性(Priority)—具有高优先级的设备应该先被服务

公平性(Fairness)—即使具有最低优先权的设备也不能永远得不到总线使用权

链式查询方式


该方式的优缺点是：
1、离总线最近的设备拥有最高的优先级，但是如果这些设备频繁请求，后边的设备就很难进入中断
2、对电路故障敏感，如果有一台设备损坏，那么后续的其它优先级更低的设备难以获得请求
3、只需要几根线按照优先次序排列就能实现总线控制



- 链式查询中，用了3根线来实现总线判优控制：BS（Bus State）、BR（Bus Request）、BG（Bus Grant）。而BG线是串行的连接了多个I/O接口，这也是”链式查询“名称的由来。
- 该判优控制过程： 比如I/O接口1 和I/O接口n，都通过BR线向总线控制部件提出申请占用总线，总线控制部件收到总线占用的请求，这时还并不知道是哪一个接口发出的总线占用请求，得通过BG线去链式查找（按接口排列顺序一个个的往下查找）。如查找到第一个发送占用请求的I/O接口1时，就再继续往下查找，I/O接口1通过BS线发送总线忙的信号，表示I/O接口1占用了总线。
- 特点： 只需要很少的几根线就能按一定的优先次序实现总线控制，并且很容易扩充设备，但对电路故障很敏感，且优先级别低的设备可能很难获得请求。


菊花链总线裁决

菊花链查询电路



Grant从最高优先权的设备依次向最低优先权的设备串行相连。如果到达的设备有总线请求，则Grant信号就不再往下传，该设备建立总线忙Busy信号，表示它已获得了总线使用权。

相当于“击鼓传花”




链式查询方式

- 特点：
  - 线数少,设备扩充容易
    - 请求、忙、允许各一根
  - 离总线控制器最近的设备具有最高优先权，优先级低的设备难获得请求。
  - 对电路故障敏感
  - 菊花链的使用限制了总线速度

合肥工业大学计算机学院贾伟

计数器定时查询方式


计数器定时查询方式
BS - 总线忙
BR - 总线请求
数据线
地址线
设备地址
总线控制部件
BS
BR
1
计数器
I/O接口0
I/O接口1
...
I/O接口n
CSDN @Lokeelab

计数器定时查询方式

计数器定时查询中，实现总线判优控制的主要是3根线：BS（Bus State）、BR（Bus Request）、设备地址线。而设备地址线也是该名称”计数器定时查询“名称的由来。

该判优控制过程： 如上图，I/O接口1和I/O接口n，通过BR线向总线控制部件发出占用总线的请求，总线控制部件内部有一个计数器，该计数器用来标识下面要去查找的是哪一个I/O接口。比如计数器为”0“，总线控制部件就通过设备地址线去查找I/O接口0，然而发现I/O接口0并没有发出占用请求，那么计数器累加得”1“，总线控制部件又通过设备地址线去查找I/O接口1，发现I/O接口1发出过总线占用请求，因此I/O接口1获得总线使用权，终止计数查询。所以：仅当计数值 = 发占用请求的设备地址时，该设备便获得总线使用权。

特点： 计数可以从”0“开始，此时一旦设备的优先次序被固定，设备的优先级就按0,1，…，n的顺序排列，而且固定不变；计数也可以从上一次计数的终止点开始，即是一种循环方法，此时设备使用总线的优先级相等；计数器的初始值还可以由程序设置，故优先次序可以改变。这种方式对电路故障不如链表查询方式敏感，但增加了控制线（设备地址）数，控制也较复杂。

计数器定时查询方式


计数器

- **从“0”开始　与链式优先级相同**
- **从终止点开始　循环优先级，各个部件优先级相等**
- **初始值由程序设定**

线数：请求：1，忙：1，允许：$\log_2 n$

合肥工业大学计算机学院贾伟

独立请求方式



CSDN @Lokeelab

独立请求方式

独立请求方式中： 每个I/O设备都有一对总线请求线BR和总线同意线BG。
该判优控制过程：当某几个设备要求使用总线时，便通过各自独立的总线请求线BR发出该设备的请求信号。总线控制部件内部有一个排队器电路，可根据优先次序确定响应那一台设备发出的请求。


特点：
- 影响速度快
- 优先次序控制灵活（通过程序改变）
- 但控制线数量多，总线控制更复杂

合肥工业大学计算机学院贾伟


独立请求方式裁决

并行判优电路


p0、P1、p2优先级怎样？



- 各设备都有一对总线请求线**Req**和总线允许线**Grant**。
- 当某设备要使用总线时，就通过对应的总线请求线将请求信号送到总线控制器。
- 总线控制器中有一个判优电路，可根据各设备的优先级确定选择哪个设备。控制器可给各请求线以固定的优先级，也可编程设置



自举分布式裁决



- **优先级固定，各设备独立决定自己是否是最高优先级请求者**
- **需请求总线的设备在各自对应的总线请求线上送出请求信号**
- **在总线裁决期间每个设备将比自己优先级高的请求线上的信号取回分析：**
  - 若有总线请求信号，则本设备不能立即使用总线
  - 若没有，则可以立即使用总线，并通过总线忙信号阻止其他设备使用总线
    - 最低优先级设备可以不需要总线请求线，为什么？
    - 需要较多连线用于请求信号，所以，许多总线用数据线DB作为总线请求线
      N个设备要多少请求信号？ N条！
    - NuBus（MacintoshII 中的底板式总线）、SCSI总线等采用该方案

上图中的优先级 (优先级)是什么？

设备3>设备2>设备1>设备0

冲突检测方式裁决

基本思想：

- 当某个设备要使用总线时，它首先检查一下是否有其他设备正在使用总线
- 如果没有，那它就置总线忙，然后使用总线；
- 若两个设备同时检测到总线空闲，则可能会同时使用总线，此时发生冲突；
- 一个设备在传输过程中，它会帧听总线以检测是否发生了冲突；
- 当冲突发生时，两个设备都会停止传输，延迟一个随机时间后再重新使用总线
  - 该方案一般用在网络通信总线上，如：Ethernet总线等。

合肥工业大学计算机学院贾伟

二、总线通信控制

1. 目的　解决通信双方 协调配合 问题

2. 总线周期

- 申请分配阶段　主模块申请，总线仲裁决定
- 寻址阶段　主模块向从模块 给出地址 和 命令
- 传数阶段　主模块和从模块 交换数据
- 结束阶段　主模块 撤销有关信息

合肥工业大学计算机学院贾伟

3. 总线通信的四种方式(总线定时方式)

- 同步通信 (synchronous)
  - 由 统一时标 控制数据传送
  - 其控制线上有一个时钟和一个固定的与该时钟相关的通信协议
- 异步通信 (asynchronous)
  - 采用 应答方式，没有公共时钟标准
  - 握手协议（handshaking protocol）
- 半同步通信
  - 同步、异步结合，主要解决不同速度的两个设备或模块之间的通讯问题
- 分离式通信 (拆分总线事务, Split Bus Transaction)
  - 充分 挖掘 系统 总线每瞬间 的 潜力

合肥工业大学计算机学院贾伟


(1) 同步式数据输入：CPU采用同步方式从某一个外部设备进行数据输入

在T1的时钟周期的上升沿必须要给出地址信号，地址信号由主设备给出（本例由CPU给出）

在T2的时钟周期的上升沿必须给出读命令信号，告诉从设备，CPU要从从模块或从设备读入数据

在T3的时钟周期的上升沿，从设备必须给出数据信号（通过数据总线给出）

在T4的时钟周期的上升沿，数据信号和控制信号可以撤销，T4时钟周期结束时地址信号也撤销了




(2) 同步式数据输出：CPU要把某一个数据输出到某一个模块

在T1的时钟周期的上升沿要给出地址信号，下降沿要给出数据

在T2的时钟周期的上升沿给出写命令，向从设备进行数据写入

在T3的时钟周期的上升沿做写入操作

在T4的时钟周期的上升沿，主设备（本例是CPU）可以撤销数据，撤销写命令，T4时钟周期结束时撤掉地址信息，完成这次输出的操作



合肥工业大学计算机学院贾伟

同步通信

同步方式所有的从模块都用同一个时标进行控制，要在同一个时限当中完成规定的操作，主从模块是强制同步的，对于速度不同的模块，要选择速度最慢的作为统一的时标设计。

一般应用在总线长度比较短，各个模块存取时间比较一致的情况下，使用同步式数据传输方式。（这是因为，同步方式对任何两个设备之间的通信都给予同样的时间安排。 就总线长度来讲，必须按距离最长的两个设备的传输延迟来设计公共时钟。 但是总线长了，势必降低传输频率。）

优点

规定明确、统一，模块间的配合简单一致。
控制逻辑少而速度快

缺点

主从模块时间配合属于强制性“同步”，必须在限定时间内完成规定要求。
对所有从模块用同一时限，就必须按照最慢的部件来设计公共时钟，影响了总线的工作效率，也给设计带来了局限性，缺乏灵活性。


合肥工业大学计算机学院贾伟

(3) 异步通信

- 非时钟定时，没有一个公共的时钟标准。因此，能够连接带宽范围很大的各种设备。总线能够加长而不用担心时钟偏移（clock skew）问题。
- 采用应答方式，允许各模块速度不一致。
- 主模块发出请求信号（Request）时，一直等待从模块反馈回来的应答信号(Acknowledge)，才开始通信。这需要主从模块之间增加两条应答线（即握手交互信号线Handshaking）。
- 分为不互锁、半互锁和全互锁

合肥工业大学计算机学院贾伟

(3) 异步通信




不互锁：主设备发出通信请求，从设备接收到通信请求后进行应答，一段时间之后主设备自动撤销请求信号，从设备撤销应答信号

半互锁：主设备发出通信请求，从设备接收到通信请求后进行应答，主设备接收到应答信号后撤销请求信号，接收不到则保持，一段时间后从设备自动撤销应答信号（可能会导致主设备一直处于请求状态 高电平）

全互锁：主设备发出通信请求，从设备接收到通信请求后进行应答，主设备接收到应答信号后撤销请求信号，接收不到则保持，只有主设备的请求信号撤销以后，从设备才会撤销自己的应答信号


(3) 异步通信



1）不互锁方式　速度最快　可靠性最差

主设备发出“请求”信号后，不必等到接到从设备的“回答”信号，而是经过一段时间，便撤销“请求”信号。


而从设备在接到“请求”信号后，发出“回答”信号，并经过一段时间，自动撤销“回答”信号。双方不存在互锁关系。



2）半互锁方式

主设备发出“请求”信号后，必须待接到从设备的“回答”信号后，才撤销“请求”信号，有互锁的关系。

而从设备在接到“请求”信号后，发出“回答”信号，但不必等待获知主设备的“请求”信号已经撤销，而是隔一段时间后自动撤销“回答”信号，不存在互锁关系。



3）全互锁方式　最可靠　速度最慢

主设备发出“请求”信号后，必须待从设备“回答”后，才撤销“请求”信号；

从设备发出“回答”信号，必须待获知主设备“请求”信号已撤销后，再撤销其“回答”信号。双方存在互锁关系。

CSDN @Kusunoki_D

(3) 异步通信

- 优点：
  - 灵活，可挂接各种具有不同工作速度的设备
- 缺点：
  - ① 对噪声较敏感（任何时候都可能接收到对方的应答信号）
  - ② 接口逻辑较复杂

发送端可以在任意时刻开始发送字符，因此必须在每一个字符的开始和结束的地方加上标志，即加上开始位和停止位，以便使接收端能够正确地将每一个字符接收下来。异步通信的好处是通信设备简单、便宜，但传输效率较低（因为开始位和停止位的开销所占比例较大）

合肥工业大学计算机学院贾伟

(3) 异步通信

- 异步串行通信用波特率来衡量数据传输率
- 波特率：每秒钟通过信道传输的码元数（二进制位数），单位为bps(位/秒），记为波特。(每秒内线路状态的改变次数)
- 比特率：每秒钟通过信道传输的信息量（有效数据位数）

例1.在异步串行传输系统中，假设每秒可传输20个数据帧，一个数据帧包含1个起始位、7个数据位、1个奇校验位、1个结束位。计算其波特率和比特率。

解：波特率=(1+7+1+1)×20=200bps

比特率=20×7=140bps

合肥工业大学计算机学院贾伟

(3) 异步通信

1. 在异步串行传输系统中，若每个数据帧包含1个起始位、8个数据位、1个奇校验位、1个结束位。比特率为160bps，求波特率。

(220bps)

2. 在异步串行传输系统中，若每个数据帧包含1个起始位、8个数据位、1个奇校验位、1个结束位。波特率为1200bps，求比特率。

(872.72bps)

合肥工业大学计算机学院贾伟

(4) 半同步通信（同步、异步 结合）

半同步通信方式保留了同步通信的特点，如所有地址、命令、数据信号的发出时间都严格参照系统时钟的某个前沿开始，而接收方都采用系统时钟后沿时刻来进行判断识别；同时，又像异步通信那样，允许不同速度的设备和谐地工作。为此增设一条 Wait 响应信号线。

同步　发送方 用系统 时钟前沿 发信号


接收方 用系统 时钟后沿 判断、识别

异步　允许不同速度的模块和谐工作

增加一条　“等待”响应信号　$\overline{\text{WAIT}}$

- 优点：控制方式比异步通信简单，各模块在系统时钟的控制下同步工作，可靠性较高。
- 缺点：系统时钟频率不能要求太高，所以从整体上来看，系统工作的速度不是很高。

以输入数据为例的半同步通信时序



T_1　上升沿　主模块发地址

T_2　上升沿　主模块发命令

T_w　当 $\overline{\text{WAIT}}$ 为低电平时，等待一个 T

T_w　当 $\overline{\text{WAIT}}$ 为低电平时，等待一个 T

⋮

T_3　从模块提供数据

T_4　从模块撤销数据，主模块撤销命令

5) 分离式通信

上述三种通信的共同点

一个总线传输周期（以输入数据为例）

- 主设备发地址、命令　　占用总线
- 从设备准备数据　　不占用总线　　总线空闲
- 从设备向主设备发数据　　占用总线

以上三种定时方式都从主设备发出地址和读/写命令开始，直到数据传输结束，在整个传输周期中，总线的使用权完全由主设备及由其选中的从设备占据。其实，从设备在准备数据的阶段，总线纯属空闲等待，为进一步挖掘总线的潜力，又提出了分离式定时方式。

合肥工业大学计算机学院贾伟

5) 分离式通信

分离式定时方式将总线事务分解为请求和应答两个子过程。

在第一个子过程中，主设备 A 获得总线使用权后，将命令、地址等信息发到总线上，经总线传输后由从设备 B 接收。此过程占用总线的时间很短，主设备一旦发送完，立即释放总线，以便其他设备使用。

在第二个子过程中，设备 B 收到设备 A 发来的有关命令后，将设备所需的数据准备好后，便由设备 B 申请总线使用权，一旦获准，设备 B 便将相应的数据送到总线上，由设备 A 接收。

上述两个子过程都只有单方向的信息流，每个设备都变为主设备。

优点：在不传送数据时释放总线，使总线可接受其他设备的请求，不存在空闲等待时间。

缺点：控制复杂，开销也大。

合肥工业大学计算机学院贾伟

5) 分离式通信

充分挖掘系统总线每瞬间的潜力

一个总线传输周期

子周期1　主设备申请 占用总线，使用完后即 放弃总线 的使用权

子周期2　从设备申请 占用总线，将各种信息送至总线上

主设备


Split Bus Transaction(拆分总线事务)

总线事务(Bus Transaction)：从请求总线到完成总线使用的操作序列。如：

如：存储器读、存储器写、I/O读、I/O写、读指令、中断响应等

将一个事务分成两个子过程：

- 过程1：主控设备A获得总线使用权后，将请求的事务类型、地址及其他信息（如A的标识等）发到总线，从设备B记下这些信息。A发完信息后便立即释放总线，其他设备便可使用总线
- 过程2：B收到A发来的信息后，按照A的要求准备数据，准备好后，B便请求使用总线，获使用权后，B将A的编号及所需数据送到总线，A便可接收



CPU 从 磁盘读取数据的过程：

CPU向通道发出定位信息； 约几微秒；占用总线

通道指挥磁盘定位，先定位磁道，再定位扇区； 约几十毫秒；总线空闲

开始传送数据；约几微妙；占用总线

传送结束；

采用分离式通信：

CPU向通道发出定位信息；几微秒；占用总线

通道收到定位信息，指挥指挥磁盘定位；约几十毫秒；释放总线

通道装备好信息，申请占有总线；约几微秒；

传送数据；约几微妙；占用总线

传送结束；

合肥工业大学计算机学院贾伟

分离式通信特点

1. 各设备有权申请占用总线

2. 采用同步方式通信，不等对方回答

3. 各设备准备数据时，不占用总线

4. 总线被占用时，无空闲

充分发挥了总线的有效占用


合肥工业大学计算机学院贾伟

总线标准的发展

总线标准	并行 or 串行	数据线/总线宽度	工作频率	带宽/最大速度
ISA	并行	8/16	8MHz	16MB/s
EISA	并行	32	8MHz	32MB/s
VESA	并行	32	33MHz	132MB/s
PCI	并行	32/64	33/66MHz	528MB/s
IDE(ATA)	并行			100MB/s
AGP	并行	32	最大533MHz	2.1GB/s
PCI-E	串行			10GB/s以上
USB	串行			1280MB/s
SATA	串行			600MB/s


合肥工业大学计算机学院贾伟

ISA总线




合肥工业大学计算机学院贾伟


PCI总线扩展槽



计算机学院贾伟 合肥工业大学



合肥工业大学计算机学院贾伟




计算机学院贾伟 合肥工业大学

Socket AM4 （1331）接口




合肥工业大学计算机学院贾伟




DDR4 内存插槽

计算机学院贾伟 合肥工业大学




SATA 3.0





合肥工业大学计算机学院贾伟



计算机学院贾伟 合肥工业大学



I/O接口

合肥工业大学计算机学院贾伟


(Peripheral Component Interconnect)

- 高性能：最大支持528MB/s；支持突发（猝发）工作方式；不依附于某个具体的处理器。
  - 猝发式数据传输（burst mode）：是一种总线传输方式，即在一个总线周期传输存储地址连续的多个消息。
- 良好的兼容性。
- 支持即插即用。
- 支持多设备。
- 具有和处理器和存储器子系统完全并行操作的能力。
- 奇偶校验。
- 支持两种电压。
- 可扩充性和软件兼容性好。
- 采用多路复用技术，减少了总线引脚个数。

合肥工业大学计算机学院贾伟

- 点对点连接：每个设备都有自己的专用连接，不共享总线带宽。
- 串行连接：更高的工作频率。
- 双向传输及全双工模式






合肥工业大学计算机学院贾伟

- 即插即用
- 强连接能力和可扩充性：可用USB集线器链式连接127个外设。
- 标准统一
- 高速传输
- 连接电缆轻巧，可为低压（5V）外设供电
- 生命力强：不具有专利版权的工业标准



差模信号：根据2、3压差来确定1bit数据，抗干扰能力强。



合肥工业大学计算机学院贾伟