J13
VGA femelle
R66
2,2 kΩ
C47
22 µF
R67
2,2 kΩ
C48
22 µF
U2
74HCT86
J14
VIDEO
R47
470 Ω
C21
100 nF
R48
75 Ω
R49
75 Ω
R50
75 Ω
SW1
IN_TEST
TEST
SW2
IN_SERVICE
SERVICE
U3
OPA3355
JP2
JP3
JP4
61300311121
JP5
JP6
JP7
61300211121
R51
604 Ω
R52
604 Ω
R53
604 Ω
R54
200 Ω
R55
200 Ω
R56
200 Ω
R57
33 Ω
R58
33 Ω
R59
33 Ω
C22
100 nF
C23
10 µF
JP8
MEGA_D36_ECRAN
61300211121
SH8
382811-8
J15
HDMI A
U4
CS5213
U5
NX3303X
U6
AT24C02
U7
74HCT157
U8
74HCT157
J16
FB1
JP9
JP10
SH9
SH10
J1
J2
J3
J4
J5
J6
J7
J8
J9
J10
J11
J12
JP1
SH1
U1
ULN2803A
TP1
TP2
TP3
TP4

V3 (2026-10-15, non publiée) : HDMI → VGA intégré. J15 HDMI → U4 CS5213 OU U5 NX3303X (jamais les deux) → U7/U8.
JP9 SOURCE : posé = HDMI, retiré = VGA J13 (comme la V2). Sorties = VGA_R/G/B/HS/VS (U2, U3, JP2–JP4 inchangés).
JP10 alim de la puce : 1–2 = +5V_MEGA, 2–3 = +5V_BORNE filtré (FB1). U6 EEPROM d'EDID prévue, non posée.
Audio de la puce → J16 double RCA (haut rouge = D, bas blanc = G).

Bloc vidéo tube (2026-10-07) : VGA de l'adaptateur HDMI → VGA → synchro composite (74HCT86) → fiche vidéo du faisceau (J14).
J14 « VIDEO » : ordre de la NH5P de la carte filtre 839-0683 (1 R, 2 V, 3 B, 4 SYNC, 5 GND). R48–R50 (75 Ω) posées depuis le 2026-10-12, en service par JP5–JP7 ; J14 R/V/B passe par JP2–JP4 (ampli vidéo, voir plus bas).

V3 (2026-10-16) : synchro indépendante de la polarité (T. Engdahl).
U2 portes 1–2 : chaque synchro XOR sa moyenne (2,2 kΩ / 22 µF)
→ HS_NORM, VS_NORM en impulsions positives → porte 4 → porte 3 (inversion) :
CSYNC négative quelles que soient les polarités H/V.

Boutons de la carte (2026-10-09) : SW1 = TEST, SW2 = SERVICE (comme SW6 et SW7 de la carte E/S d'origine), vers la masse ;
anti-rebond par le conditionneur de l'entrée (4,7 kΩ / 100 nF / 1 kΩ).

Ampli vidéo R/V/B (2026-10-12) : U3 OPA3355, gain 4,02 (RF 604 Ω / RG 200 Ω), RS 33 Ω en sortie ; +5V_MEGA.
JP2–JP4 (R, V, B) : 1–2 = AMP, 2–3 = DIR (VGA direct vers J14). JP5–JP7 : terminaison 75 Ω (R48–R50) en service si posé.
Adaptateur HDMI → VGA (0,7 V) : AMP + JP5–JP7 posés. Source déjà au niveau arcade (2–3 V) : DIR + JP5–JP7 retirés.

Choix de l'écran de l'hôte (2026-10-13, carte V2) : JP8 relie D36 du Mega (bit 1 de IN1, rappel interne) à la masse.
Cavalier posé = HDMI vers le tube (24 kHz, 4:3) ; retiré = LVDS (16:9). Lu par l'hôte au démarrage, par le Mega.

Sheet: /
File: m2-io-emulator-board.kicad_sch
Title:
Size: A0
Date:
Rev:
KiCad E.D.A. 10.0.1
Id: 1/1