V3 (2026-10-15, non publiée) : HDMI → VGA intégré. J15 HDMI → U4 CS5213 OU U5 NX3303X (jamais les deux) → U7/U8.
JP9 SOURCE : posé = HDMI, retiré = VGA J13 (comme la V2). Sorties = VGA_R/G/B/HS/VS (U2, U3, JP2–JP4 inchangés).
JP10 alim de la puce : 1–2 = +5V_MEGA, 2–3 = +5V_BORNE filtré (FB1). U6 EEPROM d'EDID prévue, non posée.
Audio de la puce → J16 double RCA (haut rouge = D, bas blanc = G).

Bloc vidéo tube (2026-10-07) : VGA de l'adaptateur HDMI → VGA → synchro composite (74HCT86) → fiche vidéo du faisceau (J14).
J14 « VIDEO » : ordre de la NH5P de la carte filtre 839-0683 (1 R, 2 V, 3 B, 4 SYNC, 5 GND). R48–R50 (75 Ω) posées depuis le 2026-10-12, en service par JP5–JP7 ; J14 R/V/B passe par JP2–JP4 (ampli vidéo, voir plus bas).

Boutons de la carte (2026-10-09) : SW1 = TEST, SW2 = SERVICE (comme SW6 et SW7 de la carte E/S d'origine), vers la masse : anti-rebond par le conditionneur de l'entrée (4,7 kΩ / 100 nF / 1 kΩ).

Ampli vidéo R/V/B (2026-10-12) : U3 OPA3355, gain 4,02 (RF 604 Ω / RG 200 Ω), RS 33 Ω en sortie ; +5V_MEGA.
JP2–JP4 (R, V, B) : 1–2 = AMP, 2–3 = DIR (VGA direct vers J14). JP5–JP7 : terminaison 75 Ω (R48–R50) en service si posé.
Adaptateur HDMI → VGA (0,7 V) : AMP + JP5–JP7 posés. Source déjà au niveau arcade (2–3 V) : DIR + JP5–JP7 retirés.

Choix de l'écran de l'hôte (2026-10-13, carte V2) : JP8 relie D36 du Mega (bit 1 de IN1, rappel interne) à la masse.
Cavalier posé = HDMI vers le tube (24 kHz, 4:3) ; retiré = LVDS (16:9). Lu par l'hôte au démarrage, par le Mega.