



1. Osnovni prekidački elementi. Dioda, bipolarni tranzistor NPN, PNP, MOSFET N-kanalni, P kanalni

Kriterijumi provoditeja, odnosno isključeja


* Osnovni prekidački elementi

 - R - otpornik

 - U - izvor napona

 - prekidač

* Dioda




prenosna karakteristika

$U_{AK} < V_{TH} \rightarrow$ isključena
 $U_{AK} > V_{TH} \rightarrow$ uključena




$V_{TH} \rightarrow$ uključena



$\rightarrow$ isključena

* Bipolarni tranzistor (transfer resistor)


NPN




$U_{BE} \geq V_{TH} \rightarrow$ tranzistor vodi




$U_{BE} < V_{TH} \rightarrow$ tranzistor ne vodi (isključen)



PNP



$U_{BE} \leq -|V_{TH}| \rightarrow$ PNP vodi



$U_{BE} > -|V_{TH}| \rightarrow$ PNP ne vodi

* Izvori napajanja se po dogovoru redaju: gore pozitivno, dole negativno, ako ima negativniji, ide još niže.

* MOSFET

N-kanalni FET




$V_{GS} \geq V_{THMOS} \rightarrow$ NFET uključiti

$V_{GS} < V_{THMOS} \rightarrow$ NFET isključiti




P-kanalni FET




$V_{GS} \leq -|V_{THMOS}| \rightarrow$ PFET vodi

$V_{GS} > -|V_{THMOS}| \rightarrow$ PFET ne vodi



2. Osnovna prekidачka kola

* "1" kolo (Λ)



$V_{out} = 0$ "0"

$V_{out} = V_{cc}$ "1"

* "0" kolo (V)




$V_{out} = V_{cc}$ "1"

$V_{out} = 0V$ "0"

3. Realna logička kola

* DRL

* "1" kolo



A	B	Out
0	0	V_{TH}
0	1	V_{TH}
1	0	V_{TH}
1	1	V_{CC}


• 0 $V_k = 0$ $V_A \rightarrow R \rightarrow V_{CC} \Rightarrow V_{AK} \geq V_{TH} \Rightarrow$ provodi
 • 1 $V_k = V_{CC}$ $V_A \rightarrow R \rightarrow V_{CC} \Rightarrow V_{AK} < V_{TH} \Rightarrow$ isključeno



* Kada je 0 $\rightarrow$ umesto diode se stavi $\bigcirc_+$

* Kada je 1 $\rightarrow$ umesto $\frac{1}{2}$ $\rightarrow$ stavi $\frac{1}{2}$ $\uparrow V_{CC}$

* "1L" kolo



A	B	Out
0	0	V_{TH}
0	1	V_{CC}
1	0	V_{CC}
1	1	V_{CC}

$V_A = 0V, V_K \rightarrow R \rightarrow 0V \rightarrow$ ne vodi $\rightarrow 0$
 $V_A = V_{CC}, V_K \rightarrow R \rightarrow 0V \rightarrow$ vodi $\rightarrow 1$





* Kada je 0 $\rightarrow$


* Kada je 1 $\rightarrow$ postaje a dodao $+0 V_{TH}$

* Problem

Kaskadiranje




* RTL - NTL




A	B	Out
0	0	$V_{CC} \sim 1$
0	1	0
1	0	0
1	1	0

* Kada je 0 $\rightarrow$ ostaje isto $\rightarrow$
 * Kada je 1 $\rightarrow$ postaje $\rightarrow$

* TTL - NTL



==



Posmatramo D_1, D_2, T_2

"00" $D_1: V_K = 0V, V_A \rightarrow R \rightarrow V_{CC} \rightarrow$ vodi "11"

$D_2: -11-$

$V_K \geq 2V_{TH}$ $T_2: V_K \rightarrow R \rightarrow V_{CC}, V_E = 0V$
 uslov provođenja

$D_2: V_K = V_{CC}, V_A \rightarrow R \rightarrow V_{CC} \rightarrow$ isklj.

$D_1: -11-$

$T_2: V_K = ? V_K \rightarrow R \rightarrow V_{CC} \Rightarrow V_K \geq 2V_{TH} \Rightarrow T_2$ vodi

A	B	Out
0	0	$V_{CC} \sim 1$
0	1	$V_{CC} \sim 1$
1	0	$V_{CC} \sim 1$
1	1	0 ~ 0


"01" $D_1: V_K = 0V, V_A \rightarrow R \rightarrow V_{CC} \rightarrow$ vodi

$D_2: V_K = V_{CC}, V_A \rightarrow R \rightarrow V_{CC} \rightarrow$ isklj.

$T_2: V_K = V_{TH} \Rightarrow T_2$ isklj.

* CMOS - NE

* NE



IN	OUT
1	$V_{cc} \sim "1"$
0	$0 \sim "0"$

"0" N-FET: $V_G = 0V$ $V_S = 0V \Rightarrow V_{GS} \geq V_{THMOS}$


P-FET: $V_G = 0V$ $V_S = V_{cc} \Rightarrow V_{GS} = -V_{cc}$

dole se otvori, gore je zatvoreno


"1" N-FET: $V_G = V_{cc}$, $V_S = 0V \Rightarrow V_{GS} = V_{cc} \geq V_{THMOS} \rightarrow$ vodi

P-FET: $V_G = V_{cc}$, $V_S = V_{cc} \Rightarrow V_{GS} = 0V$

* NI



* NLI



4. Bulova algebra

- minimizacija kombinacionih mreža
- Karnoove mape
- Formiranje funkcije/šeme na osnovu šeme/funkcije

• Broj Bularih funkcija zavisi od broja promenljivih $\rightarrow 2^n$

• TTL $\rightarrow$ logičko NI $\rightarrow$ $\swarrow$ Pirsova operacija
 $\searrow$ Šteferova operacija

• CMOS $\rightarrow$ logičko NIL, NI

* Minimizacija prekidackih funkcija

$$f^0 \rightarrow x_i \rightarrow 0 \quad \bar{x}_i \rightarrow 1$$

$$f^1 \rightarrow x_i \rightarrow 1 \quad \bar{x}_i \rightarrow 0$$

$$\text{DNF} \rightarrow \text{zbir proizvoda} \quad x_1 \cdot x_2 + \bar{x}_2 \cdot \bar{x}_1 \rightarrow f^1$$

$$\text{KNF} \rightarrow \text{proizvod zbirava} \quad (x_1 + x_2) \cdot (x_2 + \bar{x}_1) \rightarrow f^0$$

* Metoda Karnoovih mapa

		$x_3 x_4$		x_3	
		00	01	11	10
x_1	00	0	1	3	2
	01	4	5	7	6
x_2	11	12	13	15	14
	10	8	9	11	10

$$f = \underline{x_2 \cdot \bar{x}_3 \cdot x_4} + \underline{x_1 \cdot \bar{x}_3 \cdot x_4} + \underline{x_2 \cdot x_3 \cdot \bar{x}_4} + \underline{x_1 \cdot x_3 \cdot \bar{x}_4}$$

5. Sabirač i njegova primena

• 2nak + modulo $\rightarrow$ $\begin{matrix} \text{1} \\ \uparrow \\ \text{0 ili 1 za znak} \end{matrix}$ $\rightarrow$ isti broj i pozitivan i negativan

• 1. komplement $\rightarrow$ invertuješ broj

2. komplement $\rightarrow$ invert + 1

* Pomeranje

	2' k	1' k	2 + M
parni <u>LSB</u> poslednji bit	0	1, $x < 0$ 0, $x > 0$	0
neparni <u>LSB</u>	1	0, $x < 0$ 1, $x > 0$	1
MSB (znak)	$x > 0$	0	0
	$x < 0$	1	1

pri pomeranju se menja znak samo pri preklapanju


* Sabirac

X_i	Y_i	C_i	S_o	C_o
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

$S_o = x_i \cdot y_i \cdot c_i \rightarrow$ kada su 3 o
 $\hookrightarrow x_i \rightarrow 0$
 $\hookrightarrow x_i \rightarrow 1$

$$S_o = x_i \oplus y_i \oplus C_i$$

C_o - kada su jedinice





* Sabirac $\rightarrow$ implementacija u VHDL $\rightarrow$ pazi da su sabiranci iste veličine!
 $\hookrightarrow$ i ostali sabiranci

6. Gray-ov kod

- Razlika između kodnih reči 1 bit
- Karnoove mape

	Binarni kod				Grejov kod			
i. sloga	A	B	C	D	Y3	Y2	Y1	Y0
0	0	0	0	0	0	0	0	0
1	0	0	0	1	0	0	0	1
2	0	0	1	0	0	0	1	1
3	0	0	1	1	0	0	1	0
4	0	1	0	0	0	1	1	0
5	0	1	0	1	0	1	1	1
6	0	1	1	0	0	1	0	1
7	0	1	1	1	0	1	0	0
8	1	0	0	0	1	1	0	0
9	1	0	0	1	1	1	0	1
10	1	0	1	0	1	1	1	1
11	1	0	1	1	1	1	1	0
12	1	1	0	0	1	0	1	0
13	1	1	0	1	1	0	1	1
14	1	1	1	0	1	0	0	1
15	1	1	1	1	1	0	0	0

7. SR-latch




$\bar{S}$	$\bar{R}$	S	R	Q	$\bar{Q}$
1	1	0	0	Q ⁻	$\bar{Q}^{\bar{-}}$
1	0	0	1	0	1
0	1	1	0	1	0
0	0	1	1	1	1

→ zabranjeno stanje


S	R	Q	$\bar{Q}$
0	0	Q ⁻	$\bar{Q}^{\bar{-}}$
0	1	0	1
1	0	1	0
1	1	0	0

→ zabranjeno stanje

* D-latch




* Gejbovani D latch




8. Taktovani DFF

* NI



CLK	D	A	B	S	R	Q	
0	0	1	1	0	0	Q-	donji leč u zabr stanju
1	0	1	0	0	1	0	
0	1	1	1	0	0	Q-	gornji leč u zabr stanju
1	1	0	1	1	0	1	

* NLI



CLK	D	A	B	S	R	Q	
1	0	0	0	0	0	Q-	gornji leč u zabr stanju
0	0	1	0	0	1	0	reset
1	1	0	0	0	0	Q-	donji leč u zabr stanju
0	1	0	1	1	0	1	set

9. Sinhroni i asinhroni reset

- Reset → obezbeđuje poznato predefinisano početno stanje sistema!
- Sinhron reset → ako je aktivan i pusti se na padajućoj ivici takta → izlazi tek na rastućoj
- Asinhron reset → ne zavisi od takta

• SYNCHRON RESET

```
process (iCLK) begin
    if(iCLK'event and iCLK='1') then
        if(inRST='0') then
            -- postavljanje pocetne vrednosti
        else
            -- upis u registar
        end if;
    end if;
end process;
```

• ASYNCHRON RESET

```
process (iCLK, inRST) begin
    if(inRST='0') then
        -- postavljanje pocetne vrednosti
    elsif(iCLK'event and iCLK='1') then
        -- upis u registar
    end if;
end process;
```

10. Standardni logicki tip signala u VHDL-u



{0,1} → 0V
 → Vcc

Z → Visoka impedansa (otpornost)

X → stanje kolizije

H → slaba "1"

L → slaba "0"

W → slaba kolizija

U → undefined

- → "don't care"

Verilog
↓
samo ove 4 vrednosti

samo u simulaciji

• Prijemnik može da raspozna **isključivo** 0 i 1

11. Problemi u kombinacionim procesima u VHDL-u.

a) Nepokriveni svi slučajevi uslovnih dodela ⇒ generisanje lečeva

b) Kombinaciona petlja ⇒ gubi se vremenski determinizam

c) Nepotpuna lista oseljivosti $\Rightarrow$ neslaganje sinteze i simulacije

d) Multiple driver (isti signal se generiše u više od 1 procesa) - opasnost od kolizije na signalu

12. VHDL snippeti

• Pitauje "ili" prepoznavaj deo: mux, demux, ...

13. Sekvencijalne mreže

1. Registar sa dozvolom upisa

$$f(x, D, EN) = \begin{cases} D, & EN=1 \\ x, & EN=0 \end{cases} \rightarrow \text{u VHDL-u} \rightarrow \text{MUX ili if} \\ (\text{if} \rightarrow \text{vrsta MUX})$$

2. Pomeracki registar


$$f(x) = x \ll 1$$

3. Brojač

$$f(x) = \begin{cases} x+1, & en=1 \\ x, & en=0 \end{cases}$$

$\rightarrow$ Džonsonov, redni, binarni

a) Redni




1	0	0	0	0
0	1	0	0	0
0	0	1	0	0
0	0	0	1	0
0	0	0	0	1

5 staja $\rightarrow$ 5 DFF


Popularno u implementaciji sekvencijalnih automata

b) Džonsonov



1	0	0	0	0
1	1	0	0	0
0	0	1	0	0
0	0	0	1	0
0	0	0	0	1

Binarni logič



14. Automati (Milijev, Murov) $\rightarrow$ Izlaz kod Milijeva zavisi direktno od ulaza, Murov ne

a) Trougaona minimizacija sekvencijalnih automata

1) Tabela $\rightarrow$ stepenice $\begin{matrix} s_0 \\ \swarrow \searrow \\ s_1 \quad s_n \end{matrix}$

2) eliminišemo parove gde izlazi se ne poklapaju

3) Popunjavanje stanjima

4) Gledamo $\square$ i gledamo da li smo precrtili neki

5) Ono što ostane $\rightarrow$ ekvivalentni parovi

6) Ekvivalentni parovi: $(0, 3)$ $(0, 7)$ $(1, 6)$ $(2, 5)$ $(3, 7)$ $\rightarrow$ tranzitivnost
 $\rightarrow$ ako fali, greška!

7) $(0, 3, 7)$ A_0
 $(1, 6)$ A_1
 $(2, 5)$ A_2

$\Rightarrow (4)$ A_3 ! sve je precrtao, stanje za rešet

8) Tabela! Ako je 0 išla u S_0, S_1, S_2 , poklopi izlaze
 $\downarrow \quad \downarrow \quad \downarrow$
 $A_0 \quad A_1 \quad A_0$

b) Prepoznavanje zadatog automata (tabelarno, nije rađeno matricno, grafovima), i predstaviti na druga dva

❖ Matricno zadavanje automata vrši se preko kvadratne matrice $C = ||C_{ij}||$ čije vrste odgovaraju polaznim stanjima, a kolone stanjima prelaza.


❖ Element $C_{ij} = X_p/Y_q$ koji stoji na preseku i-te vrste i j-te kolone u slučaju Milijevog automata, odgovara ulaznom signalu X_p koji izaziva prelaz iz stanja S_i u S_j i izlaznom signalu Y_q , koji se izdaje pri tom prelazu

$$C_1 = \begin{vmatrix} X_2 / Y_1 & X_1 / Y_1 \\ X_1 / Y_1 & X_2 / Y_2 \\ X_1 / Y_2 & X_2 / Y_1 \end{vmatrix}$$

❖ Primer zadavanja Murovog automata

$$C = \begin{vmatrix} & X_1 & X_2 \\ X_2 & & X_1 \\ X_2 & X_1 & X_1 \end{vmatrix} \quad Y_q = \begin{vmatrix} Y_1 \\ Y_1 \\ Y_3 \\ Y_2 \\ Y_3 \end{vmatrix}$$

15. Predstava brojeva u drugom komplementu, neoznačena predstava. Predstava celih i frakcionih brojeva

• 2nak + modus $\rightarrow$  $\rightarrow$ isti broj i pozitivan i negativan

• 1. komplement $\rightarrow$ invertuješ broj

2. komplement $\rightarrow$ invert + 1

• Ako da sadatak tipa : $\begin{matrix} 511111 \\ 1011111 \end{matrix} \rightarrow$ invertuješ i dodaš 1; ako piše da je u 2. komplementu

16. Primer jednostavnog procesora "SAP" na primeru radenau na predavanjima.

• Ako da, vidimo se u sledećem roku

LDA RAM $\rightarrow$ A
akumulator 0000

ADD A + RAM $\rightarrow$ A 0001

SUB A - RAM $\rightarrow$ A 0010

OUT A $\rightarrow$ OUT 1110

HLT STOP 1111

$T_1, T_2, T_3 \rightarrow$ FETCH, svek isti

LDA, ADD, SUB OUT

T_4 : CON $\leftarrow$ IR (7:4) -1-

MAR $\leftarrow$ IR (3:0) OUT_REG $\leftarrow$ A

T_5 : A $\leftarrow$ RAM DISPLAY $\leftarrow$ OUT_REG

B $\leftarrow$ RAM T_5 : NOP

T_6 : NOP T_6 : NOP

A $\leftarrow$ A $\pm$ B

17. Upravljačka jedinica tradicionalna hardverska realizacija kao kombinaciona mreža

- Nije radeno, Pjevalica se drogira

18. Upravljačka jedinica mikrogramaska realizacija

		CONTROL ROM		AKTIVNI	
		ADRESA	SADRŽAJ	KONTROLNI SIGNALI	
Fetch (prihvat)	T ₁	0	5E3 hex	E _p , L _u	
	T ₂	1	3E3 hex	C _p	
	T ₃	2	263 hex	C _e	L _i - - - -
0000 LDA	T ₄	3	1A3 hex	L _u	E _i - - - -
	T ₅	4	2C3 hex	C _e	L _a
	T ₆	5	3E3 hex	NOP - - - -	
ADD	T ₄	6	1A3 hex	L _u , E _i	
	T ₅	7	2E1 hex	C _e	L _b
	T ₆	8	3C7 hex	L _a	E _v
SUB	T ₄	9	1A3 hex	L _u , E _i	
	T ₅	10	2E1 hex	C _e	L _b
	T ₆	11	2CF hex	L _a	S _v , E _v -
OUT	T ₄	12	3F2 hex	E _a , L _o	
	T ₅	13	3E3 hex	NOP	
	T ₆	14	3E3 hex	NOP	

19. LPR51 procesor i njegov assembler

- Pitaue koje nema misla i postoji da pravi gužvu.

20. Logičko projektovanje memorije