はじめてのLSI設計 ~レイアウト編

秋田純一(金沢大)/MakeLSI:




Contents


- ☑LSI設計→製造の流れ
- ☑はじめてのLSI設計(フルカスタム)
 - ☑インバータの回路図設計
 - ☑インバータのレイアウト設計
 - **☑** DRC&LVS
 - ☑回路シミュレーション
- 図はじめてのLSI設計(スタセル並べ)
 - ☑スタンダードセル(ライブラリ)
 - ☑回路図設計
 - ☑レイアウト設計
 - ☑ DRC & LVS




LSI設計→製造の流れ



LSIの物理構造(イメージ)






- Siウエハ内にデバイス (トランジスタなど)
- その上に、配線(メタル)
- 配線は複数の層がある三交差できる
- デバイス-配線、違う層の配線は 縦方向の端子で接続 (コンタクト(CNT)・ビア(VIA))
- デバイスや配線の平面図の 寸法は、設計ルールがある (細すぎる配線はNG、など)
- ・(高さ方向の寸法は製造工程で 決まっている=普段は意識しない)






フルカスタム設計のHelloWorld

☑インバータ(NOTゲート)







MOSFETのつくりかた(nMOSFET)



ポイント

- PWLの中にnMOSがある
- nMOS本体は、NSL+ACT=S&D
- POLでゲート(G)を描く
- PWL内のPSL+ACTでB
- 素子と配線(ML1)はCNAでつなぐ
- POLと配線(ML1)はCNPでつなぐ







Interface Device Labor

MOSFETのつくりかた(pMOSFET)

図nMOSとP/Nをすべて逆にするとpMOSになる


☑周り: PWL→NWL

☑MOS本体: NSL+ACT→PSL+ACT

☑POLでゲート(同じ)

図B: PWL内のPSL+ACT→NWL内のNSL+ACT

☑CNT/CNAで配線(ML1)と接続(同じ)



今回使うツール: Glade

- 図Peardrop Design Systems(英)製のフリーウエア http://www.peardrop.co.uk/
 - ☑回路図、レイアウト設計、DRC、LVS
 - 図業界標準のCadence Virtuosoに似た操作UI
 - ☑Win/Mac/Linux対応
 - ☑ちょこちょこバグがあるが、フォーラムに投稿すると 迅速にアップデートされることが多い



フルカスタム設計: やってみる

☑https://scrapbox.io/makelsi/

☑「Glade: はじめの一歩(1)=インバータの設計(回路図の作成)」

~「Glade: はじめの一歩(5)=インバータの設計(回路の検証: DRC)」

図主な流れ:

図回路図を描く

☑おまけ:そこから素子(部品)にする

☑レイアウト図を描く(=これが製造データ)

☑(検証)回路抽出(レイアウト→回路図へ変換)

:LPE (Layout Parameter Extraction)

☑(検証)一致検証(レイアウト-元の回路図との一致)

: LVS (Layout Versus Schematic)


☑(検証)設計ルール検証(レイアウトの図形性質)




DRC (Design Rule Check)
Interface Device Laboratory, Kanazawa University http://ifdl.jp/

スタンダードセルを使った設計

- ☑論理ゲートなど=「ライブラリの部品」
- ☑それらを並べてつないで、大きな回路へ (ボトムアップ設計)
 - ☑理論上はなんでも作れる
 - ☑(ある程度以上は非現実的・・・)







スタセル並べ:主な流れ

- <u>Mhttps://scrapbox.io/makelsi/</u>
 - ☑「WGexでスタンダードセルを使って論理回路を設計する」(ツールは違うが流れの理解に)
- ☑个に加えて・・・
 - 図回路図(素子(symbol))を使って論理回路図
 - 図LVSをかけて回路図-レイアウトの一致検証
 - ☑最後にDRCをかけて設計ルールチェック

