はじめてのLSI設計 ~HDLでディジタル回路編


秋田純一(金沢大)/MakeLSI:



Contents

- 図HDLからのLSI設計の流れ
- ☑はじめてのLSI設計(HDLでディジタル設計)
 - 図HDLの入手
 - 図Qflowで半手動設計


HDL→LSIレイアウトへの道のり





まずはHDLを入手

図購入(IP)/OpenSourceHW/その他



ARM® DesignStart™ is the world's premier ARM IP online access portal, enabling users fast and easy access to trial a selection of ARM products without charge Products available include one of the most licensed ARM processor, the ARM Cortex®-M0 processor and an array of ARM Artisan® Physical IP solutions optimized for a wide range of foundry processes Cortex-M0 Processor DesignStart Fast and easy access · Corex-M0 DS · Free-of-charge access to ARM IF and simulation Low-cost prototyping package on Simplified and quick access to EDA Having completed a simple registration approved users can quickly access ar \$40k Fast Track for Cortex-M0 For those wanting a full production lice fast track \$40K license to use the Col Learn more about Designstart by watch So you think developing an ARM®-bas CORTEXMODS.v cortexm0ds logic <u>==</u> 2個の項目 ARM Cortex-M0 DesignStart

DesignStart - ARM X

← → C ↑ ① https://www.arm.com/products/designstart/index.php

Leading ARM IP

Fast and Easy Access to Industry

€ ☆ na :

Already a User? Login or Register for DesignStar


https://opencores.org/



今回のお題: poyo-v

図ourfool氏によるRISC-Vの実装の一つ

- 図命令セット: RV32I (RISC-Vの32bit整数版)
- ☑FPGAでの動作例あり
- 図記述がとてもシンプル
- ☑ここからforkした 右のリポジトリの中の src/pipeline_3stage/ design_blink 内を 使います



https://github.com/akita11/poyo-v

(source.blink内にDL済み)



今回使うツール: Qflow

図Tim Edward氏作の上位設計ツール群

http://opencircuitdesign.com/qflow/

- ☑論理合成+配置配線+レイアウト(確認編集) (配置配線以外は既存のものを流用)
- **☑**Open Source Software
- ☑オープンソースなライブラリつき (Oklahoma State Univ.のosu035/osu05)



HDLからのLSI設計の一般論

☑半自動(全自動ではない)

- 図論理合成、配置配線の各ステップで、 手動設定・試行錯誤が入ることが多い
- ☑設定パラメータがけっこうだいじ
 - ☑レイアウトの縦横比
 - ☑論理ゲートセルの配置密度(高すぎると配線できない)
 - ☑電源配線をおく密度

initial density	rowsep	未配線	実行時間(place,route)[分]
0.6	0.6	0	8,12
0.6	0.7	0	8,12
0.8	0.2	0	10,9
0.6	0.2	26(Stage2)	9,7
0.8	0.1	156(Stage2)	9,5
1.0	0.1	649(Stage2)	9,7
0.8	0.05	263(Stage2)	11,11
0.6	0.1	43(Stage2)	12,10
0.9	0.2	268(Stage2)	8,8

パラメータによっては配線が終わらないなど



Qflowでの設計: Qflowの準備

- 図Qflowをインストール
 - ☑https://scrapbox.io/makelsi/の「Qflowのインストール」を参考に
 - ☑Ubuntu Linux 16.04(仮想マシンやAWSでもOK)
 - ☑(インストール済みの共用サーバもあり)
- 図GUI版も入れておくとベター?(今回は使わない)
 - ☑https://scrapbox.io/makelsi/の
 「Qflowのインストール」の最後のところを参考に
 - ☑ただしQflowのバージョンが上がって、 設計パラメータも変えないといけなさそう・・・



Qflowでの設計:準備

- ☑Ubuntuにログイン
- ☑プロジェクトのディレクトリをつくる
 ☑例: ~/poyo-v/
- 図その中に作業用ディレクトリ(3つ)をつくる 図"source", "layout", "synthesis"
- 図"source"の中に、ファイルー式をコピーする 図souce.poyov_blinkにあるファイルー式すべて 図\$ cp (上記path)/* ~/poyo-v/source/



Qflowでの設計: 論理合成

☑プロジェクトディレクトリで以下を実行

\$ qflow synthesize poyov_blink **※少し時間がかかる**



Qflowでの設計:設定(その1)

☑プロジェクトディレクトリのproject_var.shで "initial_density" を変更

```
# set yosys_debug =
# set abc_script =
# set nobuffers =
# set nofanout =
# set fanout_options = "-l 200 -c 30"

# Placement command options:
# set initial density =
# set graywolf_options = "-stripe 5 150 PG"

# Router command options:
# set route_show =
```



Qflowでの設計:設定(その2)

☑layout/poyov_blink.parで "*rowSep"を変更


```
openMSP430.par - emacs@mineda.anagix.com
   Edit Options Buffers Tools Help
   overhang via23 metal3 6
    overhang via34 metal3 14
    overhang via34 metal4 16
ENDRULES
*vertical wire weight: 1.0
                                                       *rowSepを、"0.2 0"に変更
*vertical path weight : 1.0
*padspacing
                     : variable
                     : 0.2
*rowSep
*track.pitch
                      : 160
*minimum pad space
                      : 240
*gridX
                      : 160
*aridY
                      : 200
*aridOffsetX
                      : 0
*aridOffsetY
                     : 0
*graphics.wait
                     : off
-:--- openMSP430.par
                       60% L46
                                   (Fundamental)
```



Qflowでの設計:配置

☑プロジェクトディレクトリで以下を実行

\$ qflow place poyov_blink **※けっこう**時間がかかる






Qflowでの設計:配線

☑プロジェクトディレクトリで以下を実行

\$ qflow route poyov_blink **※けっこう時間がかかる**



配線が完了できなくてfailしたら、 パラメータを変えて再チャレンジ


ratory, Kanazawa University http://ifdl.jp/

少しずつ進んでいる

Qflowでの設計:レイアウトの確認

☑プロジェクトディレクトリで以下を実行

\$ qflow display poyov blink





Expand後の各論理ゲートセルの スケルトン(トランジスタなしのメタル配線のみ)

Qflowでの設計: 最終レイアウト(1)

- 図まず論理ゲート(スタセル)の、トランジスタを 含む実体レイアウトのデータ(*.mag)を作成
- ☑プロジェクトdir→layoutに移動し、以下を実行 (これでスタセルの*.magがdigital/以下に作 成される)

コマンドライン

% mkdir digital% cp .magicrc digital% cd digital% magic



- > gds read /usr/local/share/qflow/tech /osu035/osu035_stdcells.gds2(1行で)
- > writeall force
- > quit

☑.magicrcには"addpath digital"が加わっているはずなので確認(スタセルmagの検索パス)



Qflowでの設計:最終レイアウト(2)

☑次にトップ回路のレイアウト(*.mag)の作成

図cd.. でプロジェクトdir/layoutに戻り、magic を起動

magicのコマンドウインドウ

- > def read <トップ回路名>.def ※トップ回路名=poyov_blink
- > writeall force <トップ回路名>
 - ※スタセルLEFは明示的に読み込まず(digital/以下が自動で読まれる)、writeallでトップ回路.magのみ書き込むのがポイント
- 図これで<トップ回路名.mag>が作られる。
- 図再度magicを、トップ回路magを指定して起動
 - 図% magic <トップ回路名.mag>
 - ☑ (スタセルLEFはdigital/以下(=実体)が自動で読み込まれる)
- <u>☑(w</u>rite gdsすればGDS形式でも保存できる)

poyo-vの設計結果

- ☑使用ライブラリ: OSU 0.35um
- ☑ゲート数:1万弱 (log/synth.logの"Number of Cells"より)
- ☑レイアウト: 約2000[um] x 1300[um] (log/place.logの"cell width/height"より)
- ☑動作速度:(要調査)



シミュレーションしてみる

- 図souceへ移動
- ☑シミュレーション実行ファイルの生成
 - \$ iverilog -f poyov-sim.v
- ☑シミュレーションの実行
 - \$ vvp a.out
 - 図ずっとシミュレーションが続くので、適当なところで Ctrl+Cで止めて、finishで抜ける
- ☑シミュレーション結果の確認(ck,rst,LEDを選択)
 - \$ gtkwave dump.v
 - ☑出力LEDが、「チカチカ」しているはず

