# はじめてのLSI設計 ~レイアウト編

秋田純一(金沢大)/MakeLSI:




#### Contents


- ☑LSI設計→製造の流れ
- ☑はじめてのLSI設計(フルカスタム)
  - ☑インバータの回路図設計
  - ☑インバータのレイアウト設計
  - ☑ DRC&LVS
  - ☑回路シミュレーション
- 図はじめてのLSI設計(スタセル並べ)
  - ☑スタンダードセル(ライブラリ)
  - ☑回路図設計
  - ☑レイアウト設計
  - ☑ DRC & LVS




## LSI設計→製造の流れ



### LSIの物理構造(イメージ)





- Siウエハ内にデバイス (トランジスタなど)
- その上に、配線(メタル)
- 配線は複数の層がある三交差できる
- デバイス-配線、違う層の配線は 縦方向の端子で接続 (コンタクト(CNT)・ビア(VIA))
- デバイスや配線の平面図の 寸法は、設計ルールがある (細すぎる配線はNG、など)
- ・(高さ方向の寸法は製造工程で 決まっている=普段は意識しない)


ref: http://imasaracmosanalog.blog111.fc2.com/category33-1.html



Interface Device Laboratory, Kanazawa University http://ifdl.jp/

### フルカスタム設計のHelloWorld

#### ☑インバータ(NOTゲート)







### レイアウト設計とレイヤ

- ☑レイアウト設計
  - =LSI製造で使う「マスク」の図形を描画する
- ☑「マスク」ごとに図形属性(レイヤ)を使い分け
- ☑ OpenRule1umのレイヤ(主なもの)
  - 図NWL: Nウエル
  - 図DIFF:拡散層
  - 図Parea/Narea: DIFFの周囲に置いてP型/N型の指定
  - ☑POL:ゲート(ポリSi)
  - ☑ML1/2/3:1/2/3層目のメタル
  - ☑※それぞれの使い方は次頁から(図形として慣れればOK)
- ☑ ※レイヤの構成はLSI製造のメーカ・プロセスごとにバラバラ




## MOSFETのつくりかた(nMOSFET)





#### ポイント

- P型の基板(ウエハ)の中にnMOSがある
- nMOS本体は、Narea+DIFF=S&D
- POLでゲート(G)を描く
- 基板の近くに"psubcont"を置く=B
- 素子と配線(ML1)は"dcont"を置く
- POLと配線(ML1)は"pcont"を置く





# MOSFETのつくりかた(pMOSFET)

図nMOSとP/Nをすべて逆にするとpMOSになる


図周り: 基板(なにも描画しない)→NWL(Nウエル)

☑MOS本体: Narea+DIFF→Parea+DIFF

☑POLでゲート(同じ)

図B: 基板に"psubcont" →NWL内に"nsubcont"

☑"pcont"/"dcont"で配線(ML1)と接続(同じ)





#### 設計ルール


☑各レイヤで描く図形には、製造できるようにサイズの条件がある(設計ルール)

✓ <a href="https://github.com/MakeLSI/OpenRule1um">https://github.com/MakeLSI/OpenRule1um</a>

ここのOpenRule1um.xlsxと OpenRule1um\_summary.pdf

☑OpenRule1umでは、1um単位 なので、慣れやすいはず・・・

☑適宜、設計ルーを満たして いるかのチェック(DRC)を かけるとベター(詳細は後程)





## フルカスタム設計: やってみる

✓ https://scrapbox.io/makelsi/

☑「Glade: はじめの一歩(1)=インバータの設計(回路図の作成)」

~「Glade: はじめの一歩(5)=インバータの設計(回路の検証: DRC)」

#### 図主な流れ:

回回路図を描く

☑おまけ:そこから素子(部品)にする

☑レイアウト図を描く(=これが製造データ)

☑(検証)回路抽出(レイアウト→回路図へ変換)

:LPE (Layout Parameter Extraction)

☑(検証)一致検証(レイアウト-元の回路図との一致)

: LVS (Layout Versus Schematic)

☑(検証)設計ルール検証(レイアウトの図形性質)

DRC (Design Rule Check)
Interface Device Laboratory, Kanazawa University http://ifdl.jp/



# スタンダードセルを使った設計

☑論理ゲートなど=「ライブラリの部品」

図それらを並べてつないで、大きな回路へ

(ボトムアップ設計)

☑理論上はなんでも作れる

☑(ある程度以上は非現実的・・・)

<u> https://scrapbox.io/makelsi/</u>

☑「Glade: スタセルを使った 論理回路の設計」

