## はじめてのLSI設計 ~HDLでディジタル回路編

秋田純一(金沢大)/MakeLSI:




#### Contents

- 図HDLからのLSI設計の流れ
- ☑はじめてのLSI設計(HDLでディジタル設計)
  - 図HDLの入手
  - 図Qflowで半手動設計



## HDL→LSIレイアウトへの道のり







Interface Device Laboratory, Kanazawa University http://ifdl.jp/

## まずはHDLを入手

#### 図購入(IP)/OpenSourceHW/その他





ARM Cortex-M0 DesignStart (評価用は無償でHDL・量産時に課金)

https://opencores.org/



#### 今回のお題: MSP430

☑TexasInstrumentsのマイコンMSP430


☑个そのOpenSource実装

openMSP430 (VerilogHDL)

MSP430G2302-EP (ACTIVE)
Enhanced Product Mixed Signal Microcontroller

DATASHEET
Mixed Signal Microcontroller, MSP430G2302-EP datasheet (R
Download





https://github.com/olgirard/openmsp430

※これをdownloadしておく



### 今回使うツール: Qflow

図Tim Edward氏作の上位設計ツール群

http://opencircuitdesign.com/qflow/

- ☑論理合成+配置配線+レイアウト(確認編集) (配置配線以外は既存のものを流用)
- **☑**Open Source Software
- ☑オープンソースなライブラリつき (Oklahoma State Univ.のosu035/osu05)



## HDLからのLSI設計の一般論

- 図半自動(全自動ではない)
  - 図論理合成、配置配線の各ステップで、 手動設定・試行錯誤が入ることが多い
  - ☑設定パラメータがけっこうだいじ
    - ☑レイアウトの縦横比
    - ☑論理ゲートセルの配置密度(高すぎると配線できない)
    - ☑電源配線をおく密度

| initial density | rowsep | 未配線         | 実行時間(place,route)[分] |
|-----------------|--------|-------------|----------------------|
| 0.6             | 0.6    | 0           | 8,12                 |
| 0.6             | 0.7    | 0           | 8,12                 |
| 0.8             | 0.2    | 0           | 10,9                 |
| 0.6             | 0.2    | 26(Stage2)  | 9,7                  |
| 0.8             | 0.1    | 156(Stage2) | 9,5                  |
| 1.0             | 0.1    | 649(Stage2) | 9,7                  |
| 0.8             | 0.05   | 263(Stage2) | 11,11                |
| 0.6             | 0.1    | 43(Stage2)  | 12,10                |
| 0.9             | 0.2    | 268(Stage2) | 8,8                  |

パラメータによっては配線が終わらないなど



### Qflowでの設計: Qflowの準備

- 図Qflowをインストール
  - ☑<a href="https://scrapbox.io/makelsi/">https://scrapbox.io/makelsi/</a>の「Qflowのインストール」を参考に
  - ☑Ubuntu Linux 16.04(仮想マシンやAWSでもOK)
  - ☑(インストール済みの共用サーバもあり)
- 図GUI版も入れておくとベター?(今回は使わない)
  - ☑<a href="https://scrapbox.io/makelsi/">https://scrapbox.io/makelsi/</a>の
    「Qflowのインストール」の最後のところを参考に
  - ☑ただしQflowのバージョンが上がって、 設計パラメータも変えないといけなさそう・・・



#### Qflowでの設計:準備

- ☑Ubuntuにログイン
- ☑プロジェクトのディレクトリをつくる
  - ☑例:~/openmsp430/
- 図その中に作業用ディレクトリ(3つ)をつくる 図"source", "layout", "synthesis"
- ☑"source"の中に、\*.v一式をコピーする
  - ☑openmsp430-master/core/rtl/verilog/ にある\*.vすべて



### Qflowでの設計: 論理合成

#### ☑プロジェクトディレクトリで以下を実行

\$ qflow synthesize openMSP430

※少し時間がかかる



## | Qflowでの設計:設定(その1)

# ☑プロジェクトディレクトリのproject\_var.shで "initial\_density" を変更

```
# set yosys_debug =
# set abc_script =
# set nobuffers =
# set fanout_options = "-l 200 -c 30"


# Placement command options:
# set graywolf_options =
# set addspacers_options = "-stripe 5 150 PG"

# Router command options:
# set route_show =
```



### Qflowでの設計:設定(その2)

#### ☑layout/openMSP430.parで "\*rowSep"を変更






## Qflowでの設計:配置

#### ☑プロジェクトディレクトリで以下を実行

\$ qflow place openMSP430 ※けっこう時間がかかる






#### Qflowでの設計:配線

#### ☑プロジェクトディレクトリで以下を実行

\$ qflow route openMSP430 **※けっこう**時間がかかる



配線が完了できなくてfailしたら、 パラメータを変えて再チャレンジ

ratory, Kanazawa University http://ifdl.jp/

少しずつ進んでいる

#### Qflowでの設計:レイアウトの確認

☑プロジェクトディレクトリ/layoutで以下を実行

\$ magic

図レイアウトツールMagicが起動する

☑※\$ qflow display openMSP430 でもOKそう

☑Magicのコンソールで、以下を設定

- ※使用する論理ゲートセルのレイアウトと openMSP430の配置配線の結果を読み込む
- % lef read /usr/local/share/qflow/ tech/osu035/osu035\_stdcells.lef (1**行で**)
- % def read openMSP430.def




## Qflowでの設計:レイアウトの確認

- ☑ Window→Full View(v)で全体表示
- ☑ 左クリック→右クリックで範囲を選択

☑ 全セルを選択後、Cell→Expandで全セル表示

各論理ゲートセル



## openMSP430の設計結果

☑使用ライブラリ: OSU 0.35um

☑ゲート数:9,242

☑レイアウト: 1700[um] x 1200[um]

☑動作速度:(要調査)

=== openMSP430 ===

Number of wires: 7620
Number of wire bits: 9507
Number of public wires: 7620
Number of public wire bits: 9507
Number of memories: 0
Number of memory bits: 0
Number of processes: 0
Number of cells: 9242

log/synth.log

Total stdcells :9872

Total cell width :1.06e+07 Total cell height :1.97e+07 Total cell area :2.12e+10 Total core area :2.12e+10 Average cell height:2.00e+03

log/place.log

