

《计算机组成原理》期末模拟试卷 C（第三套）参考答案与评分点

一、选择题

1-5: B C B B C 6-10: C C B B C 11-15: B C B B B

二、判断题

1-5: 0 X 0 X 0 6-10: 0 0 X 0 0 11-15: 0 0 X 0 0

三、简答题

1、层次存储用于兼顾速度、容量和成本: Cache 快而小, 主存容量适中, 辅存大而慢。时间局部性指近期访问过的信息近期可能再次访问; 空间局部性指访问某地址后, 邻近地址近期也可能被访问。

2、硬布线控制器由组合逻辑产生控制信号, 速度快、适合规整指令和流水线, 但设计修改困难; 微程序控制器用微指令解释机器指令, 便于设计和扩展, 修改较方便, 但速度相对慢。

3、RISC 指令少、格式规整、Load/Store 访存、寄存器多、多用硬布线控制; CISC 指令多、格式和长度较复杂、访存方式灵活、寄存器相对少、常用微程序控制。

4、查询方式 CPU 主动轮询状态, 参与程度最高; 中断方式外设就绪后请求 CPU, CPU 执行服务程序, 数据通常仍经 CPU; DMA 方式 CPU 初始化后由 DMAC 控制外设和主存直接传送, CPU 参与程度最低。

四、存储器系统设计

(1) 用户程序区 0000H-3FFFH, 用 1 片 RAM 16K×8; 用户数据区 8000H-BFFFH, 用 1 片 RAM 16K×8; 系统程序区 C000H-FFFFH, 用 1 片 ROM 16K×8。

(2) 用户程序区: 0000H-3FFFH; 用户数据区: 8000H-BFFFH; 系统程序区: C000H-FFFFH。

(3) A0-A13 接各 16K 芯片片内地址线; D0-D7 并接数据总线; 高位 A15-A14 译码: 00 选用户程序 RAM, 10 选用户数据 RAM, 11 选系统 ROM, 01 空闲; /MREQ 与译码输出共同产生片选; RAM 接 R/W, ROM 只读。

五、指令系统与寻址方式

60 种操作需 6 位 OP; 5 种寻址方式需 3 位 M; 8 个寄存器需 3 位 R。单字长可设计为 OP(6)+M(3)+A/D/R(7)。立即数、相对位移可用 7 位字段; 寄存器/寄存器间接用低 3 位表示寄存器号。直接寻址用双字长, 第二字给出 16 位地址。

直接寻址范围: $2^{16}=65536B$, 即 64KB。寄存器编号 3 位; 寄存器间接寻址由 16 位寄存器给出地址, 范围 64KB。相对位移 7 位补码, 范围 -64 到 +63。

六、虚拟存储器与 Cache

32MB= 2^{25} , 虚拟地址 25 位; 页面 4KB= 2^{12} , 页内地址 12 位, 虚页号 13 位。2MB= 2^{21} , 物理地址 21 位, 页框号 9 位。

Cache 块 32B= 2^5 , 块内地址 5 位; 32 行直接映射, 行号 5 位; 标记位 21-5-5=11 位。

虚拟地址 0134F3EH: 虚页号 0134H, 页内地址 F3EH。页表有效, 页框号 12H, 物理地址 12F3EH。物理地址块内 1EH, 行号 1FH, 标记 025H; Cache 行 1FH 有效且标记为 034H, 不命中。

虚拟地址 0135120H 的虚页号 0135H, 页表有效位为 0, 发生缺页, 需由操作系统调页, 不能继续判断 Cache 命中。

七、数据通路 & 微操作

指令	时钟周期功能	有效控制信号
LOAD	R1 → MAR	R1out, MARin
LOAD	M[MAR] → MDR	Read
LOAD	MDR → R3	MDRout, R3in
ADD	R3 → Y	R3out, Yin
ADD	R1 + Y → Z	R1out, ALUadd, Zin
ADD	Z → R3	Zout, R3in
JMP	PC → Y	PCout, Yin
JMP	R1 + Y → Z	R1out, ALUadd, Zin

指令	时钟周期功能	有效控制信号
JMP	Z $\rightarrow$ PC	Zout, PCin

Y 暂存 ALU 一个输入，Z 暂存 ALU 输出，解决单总线同一时刻只能有一个源驱动总线的问题。