

北京邮电大学 2025—2026 学年第二学期

《计算机组成原理》期末考试模拟试题 C（第三套）

考试方式	闭卷	考试时间	120 分钟
姓名		学号	
班级		成绩	

考试须知

- 一、学生参加考试须带学生证或学院证明，未带者不准进入考场。
- 二、书本、参考资料、电子设备等与考试无关的物品一律放到考场指定位置。
- 三、学生不得另行携带、使用稿纸，须遵守北京邮电大学考场规则。
- 四、学生必须将答题内容写在试卷规定位置，写在草稿纸上一律无效。

一、选择题（每小题 1 分，共计 15 分）

- 1、冯·诺依曼机的基本工作方式可概括为（ ）。
 - A. 多指令流多数据流 B. 按地址访问并顺序执行指令 C. 只执行高级语言程序 D. 按内容访问存储器
- 2、某程序共执行 2×10^8 条指令，平均 CPI 为 4，主频为 2GHz，则 CPU 执行时间为（ ）。
 - A. 0.1s B. 0.2s C. 0.4s D. 0.8s
- 3、8 位补码整数能表示的最小值是（ ）。
 - A. -127 B. -128 C. -255 D. -256
- 4、8421 BCD 码加法中，当某一位结果大于 9 或产生进位时，应加（ ）修正。
 - A. 0011 B. 0110 C. 1001 D. 1111
- 5、下列关于 SRAM 和 DRAM 的叙述正确的是（ ）。
 - A. SRAM 需刷新 B. DRAM 速度通常更快 C. SRAM 常作 Cache D. DRAM 集成度更低
- 6、直接映射 Cache 中，主存块号为 37，Cache 共 8 行，则该块映射到的行号为（ ）。
 - A. 1 B. 3 C. 5 D. 7
- 7、页式虚拟存储器地址转换时，转换前后保持不变的是（ ）。
 - A. 虚页号 B. 页框号 C. 页内地址 D. Cache 标记
- 8、指令中给出寄存器编号，寄存器内容为操作数地址，这种寻址方式是（ ）。
 - A. 寄存器寻址 B. 寄存器间接寻址 C. 立即寻址 D. 直接寻址
- 9、RISC 处理器通常采用（ ）。
 - A. 复杂多变指令格式 B. Load/Store 结构 C. 大量微程序控制 D. 很少通用寄存器
- 10、CPU 中保存当前正在执行指令的是（ ）。
 - A. PC B. MAR C. IR D. MDR
- 11、下列关于微程序控制的说法正确的是（ ）。
 - A. 微命令就是机器指令 B. 微程序由微指令组成 C. 硬布线控制比微程序更易修改 D. 微指令只能串行发出一个微命令
- 12、集中式总线仲裁中，响应速度最快但控制线最多的是（ ）。
 - A. 链式查询 B. 计数器定时查询 C. 独立请求 D. 分布式仲裁
- 13、数据总线宽度 16 位，总线频率 50MHz，每周期传一次数据，则理论带宽为（ ）。
 - A. 50MB/s B. 100MB/s C. 200MB/s D. 800MB/s
- 14、7200RPM 磁盘的平均旋转等待时间约为（ ）。
 - A. 2.08ms B. 4.17ms C. 8.33ms D. 16.67ms
- 15、DMA 方式最适合用于（ ）。
 - A. 低速字符逐个输入 B. 高速外设与主存之间成批数据传送 C. CPU 内部寄存器交换 D. ALU 加法运算

二、判断题（每小题 1 分，共计 15 分）用 0 表示正确，用 X 表示错误。

- 1、存储程序思想要求程序和数据都可存放在存储器中。 ()
- 2、MIPS 越高的机器在任何程序上一定越快。 ()
- 3、补码表示中 0 的编码唯一。 ()
- 4、原码小数和补码小数的符号位都可以直接参加数值运算而不需特殊处理。 ()
- 5、Cache 命中率越高, 平均访存时间通常越短。 ()
- 6、全相联映射中主存块可以放入 Cache 的任意一行。 ()
- 7、虚拟存储器的主要作用之一是扩大程序可使用的地址空间。 ()
- 8、立即寻址方式中, 地址码字段给出的是操作数地址。 ()
- 9、相对寻址常用于转移指令, 目标地址与 PC 内容有关。 ()
- 10、PC 中通常保存下一条将要取出的指令地址。 ()
- 11、流水线能提高吞吐率, 但通常不能缩短单条指令本身的执行延迟。 ()
- 12、总线复用可以减少引脚或信号线数量, 但不一定提高带宽。 ()
- 13、异步总线通信依靠统一时钟完成各设备同步。 ()
- 14、程序中断方式下, 外设准备好后可请求 CPU 服务。 ()
- 15、DMA 传送结束后通常可通过中断通知 CPU。 ()

三、简答题 (每小题 5 分, 共计 20 分)

- 1、简述 Cache、主存、辅存构成层次存储系统的原因, 并说明时间局部性和空间局部性的含义。

- 2、比较硬布线控制器和微程序控制器的特点。

- 3、简述 RISC 和 CISC 在指令格式、访存指令、寄存器数量 and 控制器实现方面的主要区别。

- 4、简述程序查询方式、程序中断方式和 DMA 方式中 CPU 参与程度的差异。

四、(12 分) 存储器系统设计题

某 CPU 有 16 条地址线、8 条数据线, 按字节编址, /MREQ 为访存控制信号 (低电平有效), R/W 为读写控制信号 (高电平读、低电平写)。现有 ROM 16K×8 位芯片、RAM 8K×8 位芯片和 RAM 16K×8 位芯片若干, 以及 3-8 译码器和门电路若干。要求: 最低 16KB 地址空间为用户程序区; 从 8000H 开始的 16KB 为用户数据区; 最高 16KB 为系统程序区。

- (1) 指出应选用的芯片类型和数量。(3 分)
- (2) 写出三个区域的地址范围。(3 分)
- (3) 说明地址线、数据线、片选信号和读写控制信号的连接方法。(6 分)

五、(12 分) 指令系统与寻址方式设计题

某机字长 16 位, 主存容量 64KB, 按字节编址; 有 8 个通用寄存器。指令系统共有 60 种操作, 采用固定长度操作码, 寻址方式有立即、直接、相对、寄存器、寄存器间接五种。除直接寻址指令可用双字长外, 其余均为单字长。

- (1) 设计单字长指令格式, 说明各字段位数和作用。(4 分)

- (2) 若直接寻址使用第二字给出地址，直接寻址范围是多少？（2 分）
- (3) 寄存器字段至少几位？寄存器间接寻址范围是多少？（3 分）
- (4) 若相对位移字段采用补码，位移范围是多少？（3 分）

六、（13 分）虚拟存储器与 Cache 综合题

某计算机按字节编址，虚拟地址空间为 32MB，主存物理地址空间为 2MB，页面大小为 4KB。Cache 采用直接映射方式，共 32 行，块大小为 32B。页表和 Cache 的部分内容如下，虚页号、页框号和标记均用十六进制表示。

虚页号	有效位	页框号
0134H	1	12H
0135H	0	--
0136H	1	1AH
0137H	1	03H

Cache 行号	有效位	标记
1EH	1	025H
1FH	1	034H
00H	1	068H
01H	0	--

- (1) 虚拟地址、虚页号、页内地址、物理地址、页框号各为多少位？（4 分）
- (2) 物理地址访问 Cache 时，应划分为哪些字段？各字段位数是多少？（3 分）
- (3) 虚拟地址 0134F3EH 是否在主存中？若在，给出物理地址，并判断 Cache 是否命中。（4 分）
- (4) 若访问虚拟地址 0135120H，会发生什么情况？（2 分）

七、（13 分）数据通路 & 微操作题

某单总线数据通路含 PC、MAR、MDR、IR、通用寄存器 R1/R3、暂存器 Y、结果寄存器 Z 和 ALU。控制信号约定为 Xout 表示 X 输出到总线，Xin 表示总线写入 X，Read/Write 表示主存读/写，ALUadd 表示 ALU 加法，Zout 表示 Z 输出。取指和译码阶段已完成。

- (1) 指令 LOAD R3, (R1) 的功能为 $M[(R1)] \rightarrow R3$ 。写出执行阶段微操作和有效控制信号。（4 分）
- (2) 指令 ADD R3, R1 的功能为 $R3 + R1 \rightarrow R3$ 。写出执行阶段微操作和有效控制信号。（5 分）
- (3) 指令 JMP R1 的功能为 $PC + R1 \rightarrow PC$ 。写出执行阶段微操作和有效控制信号。（3 分）
- (4) 说明单总线数据通路中为什么常设置 Y、Z 暂存器。（1 分）