Sprawozdanie - laboratorium 4

Maksim Birszel, Piotr Karoń

15 grudnia 2019

1 Zadanie 1

Zaprojektować moduł, zasymulować i zaimplementować na płycie ZL-9572 6-bitowy detektor sekwencji Moore o sekwencji : 001100

1.1 Założenia

- Projekt ma zawierać tylko 1 moduł VHDL z szablonem FSM z 3 procesami
- Symulacja dla ciągu: $x = **abcdef **abcde\overline{f} **$
- wektor 18-bitowy + proces z pętlą
- Sprzęt: CLK_LF, CE->K0, x->K1, RST->K7, y->LED0

1.2 Moduł VHDL

```
1
   entity detektor6b moora is
2
       Port (x : in STD LOGIC;
                        STD LOGIC;
3
               y : out
                        STD LOGIC;
4
               CE : in
 5
               RST : in
                         STD LOGIC;
                            STD LOGIC);
6
               CLK_LF : in
7
   end detektor6b moora;
8
9
   architecture Behavioral of detektor6b_moora is
10
            type state\_type is (q0, q1, q2, q3, q4, q5, q6);
11
            signal state , next_state : state_type;
12
13
   begin
14
15
           SYNC PROC: process (clk LF)
16
17
            begin
```

```
18
                       if rising edge (clk LF) then
19
                                  if (RST = '1') then
20
                                           state \le q0;
21
                                  else
22
                                           state <= next_state;
23
                                 end if;
24
                       end if;
25
             end process;
26
27
             OUTPUT DECODE : process (state)
28
             begin
29
                         case (state) is
30
                        when q6 \Rightarrow
31
                                 y <= '1';
32
                        \mathbf{when} \ \mathbf{others} \ \Longrightarrow \ \\
33
                                 y <= '0';
34
                        end case;
35
             end process;
36
             NEXT STATE DECODE : process (state, x)
37
38
             begin
39
                         next state \le q0;
40
41
                         case (state) is
                                 when q0 \Rightarrow
42
                                           if (x = '1') then
43
44
                                                     next_state \le q0;
45
                                            else
46
                                                     next_state \le q1;
47
                                           end if;
48
49
                                 when q1 \Rightarrow
                                           if (x = '1') then
50
51
                                                     next state \ll q0;
52
                                           else
53
                                                     next_state \le q2;
54
                                           end if;
55
56
                                 when q2 \Rightarrow
57
                                           if (x = '1') then
58
                                                     next_state \ll q3;
59
                                            else
60
                                                     next state \ll q2;
61
                                           end if;
62
```

```
63
                               when q3 \Rightarrow
                                        if (x = '1') then
64
65
                                                 next_state \le q4;
66
                                        else
67
                                                 next_state \ll q1;
68
                                        end if;
69
70
                               when q4 \Rightarrow
71
                                        if (x = '1') then
72
                                                  next\_state <= q0;
73
                                        else
74
                                                 next state \ll q5;
75
                                        end if;
76
77
                               when q5 \Rightarrow
78
                                        if (x = '1') then
79
                                                  next\_state \le q0;
80
                                        else
81
                                                 next_state \le q6;
82
                                        end if;
83
84
                               when q6 \Rightarrow
85
                                        if (x = '1') then
86
                                                 next_state \le q0;
87
88
                                                 next\_state \le q1;
89
                                        end if;
90
91
                               end case;
92
            end process;
93
94 end Behavioral;
         Test Bench
   1.3
1 ENTITY detektor_testbench IS
2 END detektor_testbench;
4 ARCHITECTURE behavior OF detektor_testbench IS
5
6
       COMPONENT detektor6b_moora
7
       PORT(
             x : IN std_logic;
8
9
              y: OUT std logic;
             CE : IN
                        std_logic;
10
             RST : IN std_logic;
11
```

```
12
              CLK lf : IN std logic
13
             );
14
        END COMPONENT;
15
16
       signal x : std_logic := '0';
17
       signal CE: std logic := '1';
       signal RST : std logic := '0';
18
19
       signal CLK LF : std logic := '0';
20
       signal wektor : std logic vector (17 downto 0) := "010011001000110101";
21
22
       signal y : std logic;
23
24
       constant CLK period : time := 10 ns;
25
26 BEGIN
27
28
       uut: detektor6b moora PORT MAP (
29
               x \implies x,
30
               y \implies y,
31
               CE \implies CE,
32
               RST \implies RST,
33
               {\rm CLK} \ \ {\rm LF} \ \Longrightarrow \ {\rm CLK} \ \ {\rm LF}
34
             );
35
36
       CLK process : process
37
       begin
                      CLK LF <= '0';
38
                      wait for CLK_period/2;
39
40
                      CLK LF <= '1';
41
                      wait for CLK period /2;
42
       end process;
43
44
       stim_proc : process
45
       begin
46
                      for i in 17 downto 0 loop
47
                                x \le wektor(i);
48
                                wait until falling edge (CLK LF);
49
                      end loop;
50
51
       end process;
52 END;
```

1.4 Symulacja behawioralna

Symulacja została podzielona na dwie części, aby łatwiej było odczytać poszczególne wartości.



2 Zadanie 2

Zaprojektować moduł, zasymulować i zaimplementować na płycie ZL-9572 6-bitowy detektor sekwencji Moore (jak w zadaniu 1), ale za pomocą RTL z instrukcjami przerzutników FDCE oraz "with select".

2.1 Moduł VHDL

```
entity detektor_zadanie2 is
1
2
       Port (x: in STD LOGIC;
                       STD LOGIC;
3
              y : out
              CE: in STD LOGIC;
4
              CLK: in STD LOGIC;
5
6
              CLR: in STD_LOGIC
7
                              );
8
   end detektor zadanie2;
9
   architecture Behavioral of detektor_zadanie2 is
10
11
           signal intQ : STD LOGIC VECTOR (2 downto 0);
           signal state : STD_LOGIC_VECTOR (2 downto 0);
12
```


```
begin
13
14
              FDCE0 : FDCE port map ( D \Rightarrow state(0), CE \Rightarrow CE, Q \Rightarrow intQ(0),
15
                                                                 CLR \Rightarrow CLR, C \Rightarrow CLK);
16
17
18
              FDCE1: FDCE port map (D \Rightarrow state(1), CE \Rightarrow CE, Q \Rightarrow intQ(1),
                                                                 CLR \Rightarrow CLR, C \Rightarrow CLK);
19
20
21
              FDCE2: FDCE port map (D \Rightarrow state(2), CE \Rightarrow CE, Q \Rightarrow intQ(2),
22
                                                                 CLR \Rightarrow CLR, C \Rightarrow CLK);
23
24
              with x & intQ select
25
                        state \le "001" when "0000",
26
                                  "000" when "1000",
27
                                  "010" when "0001"
                                  "000" when "1001"
28
29
                                  "010" when "0010"
                                  "011" when "1010"
30
                                  "001" when "0011"
31
                                  "100" when "1011"
32
                                  "101" when "0100"
33
                                  "000" when "1100"
34
35
                                  "110" when "0101"
36
                                  "000" when "1101"
                                  "001" when "0110"
37
                                  "000" when "1110",
38
39
                                  "XXX" when others;
40
41
              with intq select
42
                        y \le '1' \text{ when } "110",
                        '0' when others:
43
44
   end Behavioral;
45
```

2.2 Test Bench 2

Test bench w tym zadaniu wyglądał identycznie jak w zadaniu pierwszym.

2.3 Symulacja behawioralna

Symulacja jest przesunięta w czasie ze względu na problemy ze środowiskiem ISE, który nie pozwalał na zrestartowanie symulacji po dodaniu do wykresu obiektu state.



3 Wnioski

Oba moduły udało się poprawnie zaimplementować, a symulacja przebiegła według wstępnych założeń.

Najwięcej problemów sprawiło odpowiednie przypisanie wartości poszczególnym stanom, w skrajnych przypadkach, kiedy np. ostatni stan danego przejścia jest równocześnie pierwszym stanem nowego.

W drugim zadaniu wykorzystaliśmy moduł stworzony na poprzednich zajęciach, który polegał na stworzeniu 3-bitowego licznika rewersyjnego z użyciem FDCE.