Sprawozdanie - laboratorium 1


Maksim Birszel, Piotr Karoń 6 listopada 2019

1 Zadanie

Zaprojektować, zasymulować i zaimplementować na płycie ZL-9572 4-bitowy układ arytmetyczny o wejściu X(3:0) i wyjściu Y(3:0) (gdzie X, Y-4b magistrale reprezentujące liczby 0..15 w naturalnym kodzie binarnym), realizujący podane niżej równanie:

$$Y = (X - 1) \mod 16$$


2 Tablica prawdy



3 Tablice Karnaugha


Tablice Karnaugha utworzone na podstawie tabeli prawdy oraz wynikające z nich równania:

3.1 Dla Y1




 $Y_1 = x_1 x_2 + x_1 x_4 + x_1 x_3 + \overline{x_1} \ \overline{x_2} \ \overline{x_3} \ \overline{x_4}$

3.2 Dla Y2




 $Y_2 = \overline{x_2} \ \overline{x_3} \ \overline{x_4} + x_2 x_4 + x_2 x_3$

3.3 Dla Y3




 $Y_3 = \overline{x_3} \ \overline{x_4} + x_3 x_4$

3.4 Dla Y4




 $Y_4 = \overline{x_4}$

4 Schemat



5 Symulacja czasowa



6 Wnioski

Na papierze została wykonana tablica prawdy, a na jej podstawie tablice Karnaugha oraz minimalizacje dla wszystkich czterech sygnałów wyjściowych. Była również próba przekształcenia poszczególnych funkcji na technologie typu AND/NAND/NOR, jednak nie zmniejszała znacząco liczby użytych bramek, więc nie została zastosowana.

Układ został w pełni stworzony w środowisku ISE.

Do wykonania symulacji konieczne było stworzenie pliku VHDL z przypisanymi pobudzeniami. Jednak sama symulacja nie przyniosła pożądanych efektów: otrzymywane sygnały nie zgadzały się z tymi, z tabeli prawdy. Podejrzewamy, że było to spowodowane złym ponumerowaniem bitów w magistralach, jednak nie potrafiliśmy tego naprawić, aby działało poprawnie.

Po podłączeniu płytki wszystko działało zgodnie z wykonaną symulacją tzn. odpowiednie ustawienie przycisków zapalało oczekiwane diody.