Sprawozdanie - laboratorium 3

Maksim Birszel, Piotr Karoń 11 grudnia 2019


1 Zadanie

Zaprojektować moduł, zasymulować i zaimplementować na płycie ZL-9572 3-bitowy licznik rewersyjny o następującej sekwencji:

$$0 - > 2 - > 3 - > 4 - > 5 - > 6 - > 7 - > 1$$

2 Założenia

- Projekt ma zawierać tylko 1 moduł VHDL
- Symulacja: cały cykl w obie strony
- Sprzęt: CLK LF, DIR->K1, CE->K0, CLR->K7, Q->LED(2:0)



3 Moduł VHDL

- 1 **entity** licznik3b_rewers **is**
- 2 Port (CE : in STD LOGIC;
- 3 CLR : in STD_LOGIC;

```
DIR: in STD LOGIC;
 4
                CLK: in STD LOGIC;
 5
                Q: out STD LOGIC VECTOR (2 downto 0)
 6
 7
                                   );
8
   end licznik3b rewers;
9
   architecture Behavioral of licznik3b rewers is
10
             signal intQ : STD LOGIC VECTOR (2 downto 0);
11
12
             signal D : STD LOGIC VECTOR (2 downto 0);
13
   begin
14
             FDCE0: FDCE port map (D \Rightarrow D(0), CE \Rightarrow CE, Q \Rightarrow intQ(0),
15
                                          CLR \Rightarrow CLR, C \Rightarrow CLK);
16
17
             FDCE1: FDCE port map ( D \Rightarrow D(1), CE \Rightarrow CE, Q \Rightarrow intQ(1),
18
19
                                          CLR \Rightarrow CLR, C \Rightarrow CLK);
20
21
             FDCE2: FDCE port map (D \Rightarrow D(2), CE \Rightarrow CE, Q \Rightarrow intQ(2),
                                          CLR \Rightarrow CLR, C \Rightarrow CLK);
22
23
24
             Q \leq intQ;
25
26
             with DIR & intQ select
27
                      D \le "010" when "0000",
                                   "000" when "0001",
28
29
                                   "011" when "0010"
                                   "100" when "0011"
30
                                   "101" when "0100"
31
32
                                   "110" when "0101"
33
                                   "111" when "0110"
                                   "001" when "0111"
34
                                   "001" when "1000"
35
                                   "111" when "1001",
36
                                   "000" when "1010"
37
                                   "010" when "1011"
38
                                   "011" when "1100"
39
                                   "100" when "1101"
40
                                   "101" when "1110"
41
                                   "110" when "1111"
42
                                   "XXX" when others;
43
44
45 end Behavioral;
```


4 Test Bench

```
ENTITY licznik3bit testbench IS
2 END licznik3bit testbench;
3
  ARCHITECTURE behavior OF licznik3bit testbench IS
4
5
6
       COMPONENT licznik3b rewers
7
       PORT(
8
             CE : IN
                       std logic;
9
             CLR : IN
                        std logic;
             DIR : IN
                        std logic;
10
11
             CLK : IN
                        std_logic;
12
             Q: OUT std logic vector(2 downto 0));
13
       END COMPONENT;
14
15
       signal CE: std logic := '1';
      signal CLR : std_logic := '0';
16
17
       signal DIR : std logic := '1';
18
       signal CLK : std_logic := '0';
19
20
      signal Q : std logic vector(2 downto 0);
21
22
      constant CLK period : time := 100 ns;
23
24 BEGIN
25
26
      uut: licznik3b rewers PORT MAP (
27
              CE \implies CE,
28
              CLR \implies CLR,
              DIR \implies DIR,
29
30
              CLK \implies CLK,
31
              Q \Rightarrow Q;
32
33
      CLK_process : process
34
      begin
35
36
                     CLK \ll 0;
37
                     wait for CLK period /2;
38
                     CLK <= '1';
                     wait for CLK period /2;
39
40
41
      end process;
42
43 END;
```

5 Symulacja behawioralna



Symulacja dla DIR = '0', liczenie w przód.



Symulacja dla DIR = '1', liczenie w tył.

6 Wnioski

Moduł udało się poprawnie zaimplementować, a symulacja przebiegła według wstępnych założeń.

Najwięcej problemów sprawiło odpowiednie przypisanie wartości wejściom, wyjściom oraz sygnałom, aby licznik był rewersyjny.

Nie udało nam się skończyć licznika w czasie zajęć i musieliśmy dokończyć w domu. Z tego powodu jego działanie nie zostało przetestowane na płytce, ale z racji tego, że symulacja przebiegała według założeń, możemy przypuszczać, że przy odpowiednim przypisaniu komponentów płytki do wejść/wyjść modułu działaby on poprawnie.