Sprawozdanie - laboratorium 5

Maksim Birszel, Piotr Karoń

12 stycznia 2020

1 Zadanie

Zaprojektować moduł, zasymulować i zaimplementować na płycie ZL-9572 zamek szyfrowy, otwierający się na podaną sekwencję podaną z podłączonej klawiatury -> PKMB.

2 Założenia

- Projekt ma zawierać tylko 1 moduł VHDL
- Symulacja dla ciągu: x = **PKMB **PKMPKMB **
- wektor 17-bitowy oraz 13 stanów wewnętrznych
- Sprzęt: CLK XF, PS2 Clk, PS2 Data, RST->K7, y->LED0

3 Moduł VHDL

```
entity zamak_szyfrowy_modul is
1
 2
       Port (
3
                            STD LOGIC;
               DO Rdy : in
4
                       DO : in STD_LOGIC_VECTOR(7 downto 0);
5
               CLK XT : in
                            STD LOGIC;
6
                         STD LOGIC;
               RST : in
7
               y : out STD LOGIC);
8
   end zamak_szyfrowy_modul;
9
   architecture Behavioral of zamak_szyfrowy_modul is
10
11
12
   type state_type is (q0,q1,q2,q3,q4,q5,q6,q7,q8,q9,q10,q11,q12);
   signal state , next_state : state_type;
13
14
15
   begin
16
```

```
17 SYNC PROC: process (CLK XT)
18 begin
            if (rising_edge(CLK_XT)) then
19
20
              if (RST = '1') then
21
                 state \le q0;
22
              elsif (DO Rdy = '1') then
23
                 state <= next_state;
24
             end if;
25
       end if;
26 end process;
27
28 OUTPUT DECODE: process (state)
29 begin
30
             if state = q12 then
                     Y <= '1';
31
32
             else
33
                     Y <= '0';
34
            end if;
35 end process;
36
37 NEXT STATE DECODE: process (state, DO)
38 begin
39
            case (state) is
40
                      when q0 \Rightarrow
41
                               if DO = X''4D'' then
42
                                        next_state \le q1;
43
                               else next state \leq q0;
44
                               end if;
45
46
                     when q1 \Rightarrow
47
                               if DO = X"F0" then
48
                                        next state \ll q2;
49
                               else next_state \ll q0;
50
                               end if;
51
52
                     when q2 \Rightarrow
53
                               if DO = X"4D" then
54
                                        next state \ll q3;
55
                               else next state \leq q0;
56
                               end if:
57
58
                     when q3 \Rightarrow
59
                               if DO = X"42" then
60
                                        next state <= q4;
                               elsif DO = X"4D" then
61
```

```
62
                                           next state \ll q1;
63
                                  else next state \leq q0;
64
                                 end if;
65
66
                        when q4 \Rightarrow
67
                                  if DO = X"F0" then
68
                                           next_state \le q5;
69
                                  else next state \leq q0;
70
                                 end if;
71
72
                        when q5 \Rightarrow
73
                                 if DO = X"42" then
74
                                           next state <= q6;
75
                                  else next_state \le q0;
76
                                 end if;
77
 78
                        when q6 \Rightarrow
79
                                 if DO = X"3A" then
                                           next_state \ll q7;
80
                                  elsif DO = X"4D" then
81
82
                                           next state <= q1;
83
                                  else next state \leq q0;
84
                                 end if;
85
86
                        when q7 \Rightarrow
                                 if DO = X"F0" then
87
88
                                           next state \ll q8;
89
                                  else next state \leq q0;
90
                                 end if;
91
92
                        when q8 \Rightarrow
                                  if DO = X"3A" then
93
94
                                           next_state \ll q9;
95
                                  else next state \leq q0;
96
                                 end if;
97
98
                        when q9 \Rightarrow
                                  if DO = X"32" then
99
                                           next_state \ll q10;
100
101
                                  elsif DO = X"4D" then
102
                                           next\_state <= q1;
103
                                  else next state \leq q0;
104
                                 end if;
105
106
                        when q10 \Rightarrow
```


```
107
                              if DO = X"F0" then
108
                                       next state <= q11;
109
                              else next state \leq q0;
110
                              end if:
111
112
                     when q11 \Rightarrow
                              if DO = X"32" then
113
114
                                       next state \ll q12;
115
                              else next state <= q0;
116
                              end if;
117
118
                     when q12 \Rightarrow
                              if DO = X"4D" then
119
120
                                       next_state \le q1;
121
                              else next state \leq q0;
122
                              end if;
123
124
            end case;
125 end process;
126
127 end Behavioral;
        Test Bench
    4
 1 ENTITY zamek szyfrowy testbench IS
 2 END zamek szyfrowy testbench;
 3
 4 ARCHITECTURE behavior OF zamek szyfrowy testbench IS
 5
 6
        COMPONENT zamak szyfrowy modul
 7
        PORT(
 8
                            std logic;
              Do rdy : IN
                              DO: in STD LOGIC VECTOR(7 downto 0);
 9
10
             CLK XT : IN
                            std logic;
              RST : IN std_logic;
11
              y : OUT std_logic
12
13
             );
14
        END COMPONENT;
15
16
       signal DO : std_logic_vector(7 downto 0);
17
       signal Do rdy: std logic:= '0';
       signal CLK_XT : std_logic := '0';
18
19
       signal RST : std_logic := '0';
20
21
       signal y : std logic;
22
```

```
23
       constant CLK XT period : time := 10 ns;
24
25 BEGIN
26
27
       uut: zamak szyfrowy modul PORT MAP (
              DO \Rightarrow DO,
28
              Do rdy \Rightarrow Do rdy,
29
              CLK XT \Rightarrow CLK XT,
30
31
              RST \implies RST,
32
              y => y
33
            );
34
35
       CLK XT process : process
36
       begin
37
                     CLK XT <= '0';
                     wait for CLK_XT_period/2;
38
39
                     CLK XT <= '1';
                     wait for CLK XT period/2;
40
41
       end process;
42
43
            symulacja: process
44
   type typeByteArray is array (NATURAL range <>) of std logic vector (7 downto
45
   variable wektor : typeByteArray (0 \text{ to } 16) := (X"00", X"00", X"4D", X"42", X"3A",
46
47 X"32",X"00",X"00",X"4D",X"42",X"3A",X"4D",X"42",X"3A",X"32",X"00",X"00");
48
49
            begin
50
                     wait for 10 ns;
51
52
                     for i in 0 to 17 loop
                              wait for 10 ns;
53
54
                              DO <= wektor(i);
                              Do rdy \ll '1';
55
                              wait for 10 ns;
56
57
58
                              Do rdy \ll 0;
59
                              wait for 80 ns;
60
                              DO \le X"F0";
61
                              Do rdy \ll '1';
62
63
                              wait for 10 ns;
64
65
                              Do rdy \leq 0;
66
                              wait for 40 ns;
67
```

```
68
                              DO <= wektor(i);
                              Do rdy \ll '1';
69
                              wait for 10 ns;
70
71
72
                              Do_rdy \le '0';
                               wait for 110 ns;
73
74
                     end loop;
75
76
            end process;
77 END;
```


5 Schemat

Po utworzeniu zaimplementowanego modułu i połączeniu go z modułem PS2_RX pobranym ze strony całość wygląda następująco:




6 Symulacja behawioralna

Symulacja została podzielona na cztery części, aby łatwiej było odczytać poszczególne wartości.



Na poniższym wykresie widzimy pierwsze wykrycie sekwencji.



Na poniższych wykresach widzimy drugie wykrycie sekwencji.



7 Wnioski

Moduł udało się poprawnie zaimplementować. Symulacja przebiegła według wstępnych zało-żeń.

Najwięcej problemów sprawiło poprawne dobranie okresów czasowych w symulacji, aby stan zegara zmieniał się w odpowiednich momentach.

Początkowo moduł, nie działał poprawnie w przypadku, gdy dostawał pierwsze 3 litery wymaganej sekwencji, a 4 z nich była błędna. W takim wypadku zerował się i nie sprawdzał kolejnej podanej litery. Z tego powodu sekwencja podana w symulacji: PKMPKMB nie otwierała zamku. Aby to naprawić, musieliśmy dodać w poszczególnych stanach dodatkowe instrukcje ęlsif".

Po tych korektach moduł działał poprawnie zarówno podczas symulacji, jak i na płytce.