МІНІСТЕРСТВО ОСВІТИ І НАУКИ УКРАЇНИ НАЦІОНАЛЬНИЙ УНІВЕРСИТЕТ «ЛЬВІВСЬКА ПОЛІТЕХНІКА»

Інститут комп'ютерних технологій, автоматики та метрології кафедра "Електронних обчислювальних машин"



Звіт

з лабораторної роботи №1

дисципліни «МОДЕЛЮВАННЯ КОМП'ЮТЕРНИХ СИСТЕМ»

на тему: «Інсталяція та ознайомлення з середовищем розробки Xilinx ISE. Ознайомлення зі стендом Elbert V2 – Spartan 3A FPGA.»

Варіант 26

Виконав:

студент групи KI-202 Філіпов М.О.

Прийняв:

Козак Н.Б

ЛАБОРАТОРНА РОБОТА №1

Інсталяція та ознайомлення з середовищем розробки Xilinx ISE. Ознайомлення зі стендом Elbert V2 – Spartan 3A FPGA.

Мета роботи: Інсталяція та ознайомлення з середовищем розробки Xilinx ISE. Ознайомлення зі стендом Elbert V2 – Spartan 3A FPGA.

Завдання

- 1. Інсталяція Xilinx ISE та додавання ліцензії.
- 2. Побудова дешифратора (згідно варіанту) за допомогою ISE WebPACKTM Schematic Capture та моделювання його роботи за допомогою симулятора ISim.
- 3. Генерування Bit файала та тестування за допомогою стенда Elbert V2 Spartan 3A FPGA.

Вхідні дані:

in_2	in_1	in_0	out_0	out_1	out_2	out_3
0	0	0	1	1	0	1
0	0	1	1	0	0	1
0	1	0	0	1	0	1
0	1	1	0	0	0	1
1	0	0	0	0	0	0
1	0	1	1	1	0	0
1	1	0	0	0	0	0
1	1	1	0	1	1	0

Мар	Мар	Мар	Мар
\$\overline{C}\$ C \$\overline{A}.\overline{B}\$ 1 1 \$\overline{A}.\overline{B}\$ 0 0 \$A.\overline{B}\$ 0 0 \$A.\overline{B}\$ 0 1	\overline{C} C \overline{A}.\overline{B} 1 0 \overline{A}.\overline{B} 1 0 A.\overline{B} 0 1 A.\overline{B} 0 1	\overline{C} C \overline{A}.\overline{B} 0 \overline{A}.B 0 A.B 0 1 A.\overline{B}	\overline{\overline{C}} \overline{C} \overli
Map Layout	Map Layout	Map Layout	Map Layout
\overline{\overline{\capacita}} \overline{\overline{\capacita}} \overline{\capacita}} \overline{\capacita} \overline{\capacita}} \overline{\capacita} \overline{\capacita}} \overline{\capacita} \overline{\capacita}} \overline{\capacita} \overline{\capacita}} \overline{\capacita} \overline{\capacita}} \overli	\overline{C} C \overline{A}.\overline{B} 0 1 \overline{A}.\overline{B} 2 3 A.\overline{B} 6 7 A.\overline{B} 4 5	C C A.B 0 1 A.B 2 3 A.B 6 7 A.B 4 5	C C A.B 0 1 A.B 2 3 A.B 6 7 A.B 4 5
Groups (0,1) A.B	Groups	Groups	Groups
$(1,5)$ \overline{B} .C	$ \begin{array}{c c} (0,2) & \overline{A}.\overline{C} \\ (5,7) & A.C \end{array} $	(7) A.B.C	(0,1,2,3) A
y = A'B' + B'C	y = A'C' + AC	y = ABC	y = A'

Рис.1.1 Спрощення OUT за допомогою карт Карно

Виконання роботи




Рис.1.2 Схема дешифратора

++++++###		
# This file is a .ucf for ElbertV2 Development Board	#	
# To use it in your project :	#	
# * Remove or comment the lines corresponding to unused pins in the p	project	#
# * Rename the used signals according to the your project	#	
#++++++++++++++++++++++++++++++++++++++	+++++++++++++	-++
+++++++#		

```
UCF for ElbertV2 Development Board
#
#
CONFIG VCCAUX = "3.3";
# Clock 12 MHz
#NET "Clk"
           LOC = P129 | IOSTANDARD = LVCMOS33 | PERIOD = 12MHz;
LED
#
#####################################
 NET "OUT_0"
            LOC = P46 | IOSTANDARD = LVCMOS33 | SLEW = SLOW |
DRIVE = 12;
 NET "OUT_1"
            LOC = P47 | IOSTANDARD = LVCMOS33 | SLEW = SLOW |
DRIVE = 12;
 NET "OUT 2"
            LOC = P48 | IOSTANDARD = LVCMOS33 | SLEW = SLOW |
DRIVE = 12:
 NET "OUT 3"
            LOC = P49 | IOSTANDARD = LVCMOS33 | SLEW = SLOW |
DRIVE = 12:
 NET "OUT 4"
            LOC = P50 | IOSTANDARD = LVCMOS33 | SLEW = SLOW |
DRIVE = 12;
 NET "OUT_5"
            LOC = P51 | IOSTANDARD = LVCMOS33 | SLEW = SLOW |
DRIVE = 12;
            LOC = P54 | IOSTANDARD = LVCMOS33 | SLEW = SLOW |
 NET "LED[6]"
DRIVE = 12:
```

```
# NET "LED[7]" LOC = P55 | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12:
```

DP Switches

NET "IN_1" LOC = P69 | PULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;

NET "IN_2" LOC = P68 | PULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;

NET "IN_3" LOC = P64 | PULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;

NET "DPSwitch[4]" LOC = P63 | PULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;

NET "DPSwitch[5]" LOC = P60 | PULLUP | IOSTANDARD = LVCMOS33 | SLEW

= SLOW | DRIVE = 12;

NET "DPSwitch[6]" LOC = P59 | PULLUP | IOSTANDARD = LVCMOS33 | SLEW

= SLOW | DRIVE = 12;

NET "DPSwitch[7]" LOC = P58 | PULLUP | IOSTANDARD = LVCMOS33 | SLEW

= SLOW | DRIVE = 12;




Рис.1.3 Часова Діаграма

Висновок:

Навчився інсталяції та ознайомився з середовищем розробки Xilinx ISE та стендом Elbert V2 – Spartan 3A FPGA.