# Міністерство освіти і науки України

# Національний університет "Львівська політехніка"

Кафедра ЕОМ



# **Звіт**

3 лабораторної роботи №2

3 дисципліни: «Моделювання комп'ютерних систем»

На тему: «Структурний опис цифрового автомата Перевірка роботи автомата за допомогою стенда Elbert V2 – Spartan3A FPGA»

# Варіант 1

Виконав: ст. гр. КІ-202

Федина М. А.

Прийняв:

Козак Н. Б.

#### ЛАБОРАТОРНА РОБОТА №2

# Структурний опис цифрового автомата Перевірка роботи автомата за допомогою стенда Elbert V2 – Spartan3A FPGA

Мета роботи: На базі стенда реалізувати цифровий автомат світлових ефектів

#### Вхідні параметри

Стан#	LED_0	LED_1	LED_2	LED_3	LED_4	LED_5	LED_6	LED_7
0	1	0	0	0	0	0	0	0
1	0	1	0	0	0	0	0	0
2	0	0	1	0	0	0	0	0
3	0	0	0	1	0	0	0	0
4	0	0	0	0	1	0	0	0
5	0	0	0	0	0	1	0	0
6	0	0	0	0	0	0	1	0
7	0	0	0	0	0	0	0	1

- Інтерфейс пристрою повинен мати вхід синхронного скидання (RESET).
- Інтерфейс пристрою повинен мати вхід керування режимом роботи (MODE):
  - $\circ$  Якщо *MODE=0* то стан пристрою інкрементується по зростаючому фронту тактового сигналу пам'яті станів (0->1->2->3->4->5->6->7->0...).
  - $\circ$  Якщо *MODE=1* то стан пристрою декрементується по зростаючому фронту тактового сигналу пам'яті станів (0->7->6->5->4->3->2->1->0...).
- Інтерфейс пристрою повинен мати однорозрядний вхід керування швидкістю роботи(SPEED):
  - Якщо SPEED=0 то автомат працює зі швидкістю, визначеною за замовчуванням.
  - $\circ$  Якщо *SPEED=1* то автомат працює зі швидкістю, <u>В 2 РАЗИ НИЖЧОЮ</u> ніж в режимі (*SPEED= 0*).
- Для керування сигналом MODE використати будь який з 8 DIP перемикачів (див. Додаток – 1).
- Для керування сигналами RESET/SPEED використати будь якІ з PUSH BUTTON кнопок (див. Додаток – 1).

#### Порядок виконання лабораторної роботи.

- 1. Інтерфейс пристрою та функціонал реалізувати згідно отриманого варіанту завдання.
- 2. Логіку переходів реалізувати з використанням мови опису апаратних засобів.
- 3. Логіку формування вихідних сигналів реалізувати з використанням мови опису апаратних засобів.
- 4. Згенерувати символи для описів логіки переходів та логіки формування вихідних сигналів.
- 5. Зінтегрувати всі компоненти логіку переходів логіку формування вихідних сигналів та пам'ять станів в єдину систему. Пам'ять станів реалізувати за допомогою графічних компонентів з бібліотеки.
- 6. Промоделювати роботу окремих частин автомата та автомата вцілому за допомогою симулятора ISim.
- 7. Інтегрувати створений автомат зі стендом додати подільник частоти для вхідного тактовового сигналу призначити фізичні виводи на FPGA.
- 8. Згенерувати файал та перевірити роботу за допомогою стенда Elbert V2 Spartan3A FPGA.
- 9. Підготувати і захистити звіт.

#### Виконання лабораторної роботи:

# Логіка переходів на мові VHDL

 $NEXT\_STATE(0) = not(CURR\_STATE(0));$ 

NEXT\_STATE(1) = ((not(MODE) and not(CURR\_STATE(1)) and CURR\_STATE(0)) or (not(MODE) and CURR\_STATE(1) and not(CURR\_STATE(0))) or (MODE and not(CURR\_STATE(1)) and not(CURR\_STATE(0))) or (MODE and CURR\_STATE(1) and CURR\_STATE(0));

NEXT\_STATE(2) <= ((not(MODE) and CURR\_STATE(2) and not(CURR\_STATE(1))) or (CURR\_STATE(2) and CURR\_STATE(1)) and not(CURR\_STATE(0))) or (MODE and CURR\_STATE(2) and CURR\_STATE(0)) or (not(MODE) and not(CURR\_STATE(2)) and CURR\_STATE(1) and CURR\_STATE(0)) or (MODE and not(CURR\_STATE(2)) and not(CURR\_STATE(1)) and not(CURR\_STATE(0)));




Рис.1.1. Граф переходів автомата між станами.

#### Логіка формування вихідних сигналів

```
OUT_BUS(0) <= (not (IN_BUS(2)) AND not(IN_BUS(1)) AND not(IN_BUS(0))) after 1 ns;
OUT_BUS(1) <= (not (IN_BUS(2)) AND not(IN_BUS(1)) AND IN_BUS(0)) after 1 ns;
OUT_BUS(2) <= (not (IN_BUS(2)) AND IN_BUS(1) AND not(IN_BUS(0))) after 1 ns;
OUT_BUS(3) <= (not (IN_BUS(2)) AND IN_BUS(1) AND IN_BUS(0)) after 1 ns;
OUT_BUS(4) <= (IN_BUS(2) AND not(IN_BUS(1)) AND not(IN_BUS(0))) after 1 ns;
OUT_BUS(5) <= (IN_BUS(2) AND not(IN_BUS(1)) AND IN_BUS(0)) after 1 ns;
OUT_BUS(6) <= (IN_BUS(2) AND IN_BUS(1) AND not(IN_BUS(0))) after 1 ns;
OUT_BUS(7) <= (IN_BUS(2) AND IN_BUS(1) AND IN_BUS(0)) after 1 ns;</pre>
```




Рис.1.2 (Згенеровані схематичні схеми)




Рис.1.3 (Інтеграція всіх створених компонентів разом з пам'ятю станів автомата)




Рис.1.4 (Автомат світлових сигналів та подільник тактового сигналу)

# Демонстрація симуляції схем наведених зверху




Рис.1.5 Результати симуляції логіки переходів в ISim.




Рис. 1.6. Результати симуляції логіки вихідних сигналів в ISim.





Рис.1.7. Результати симуляції автомата (MODE = 0, RESET = 0).



Puc.1.8. Peзультати симуляції автомата (MODE = 1, RESET = 0).




Рис.1.9. Результати симуляції автомата (MODE = 0, RESET = 1).




Рис.2.0. Результати симуляції автомата (MODE = 1, RESET = 1).

#### Реалізація Test Brench




Рис.2.1 (Часова діаграма)

```
# UCF for ElbertV2 Development Board
    CONFIG VCCAUX = "3.3";
      # Clock 12 MHz
NET "CLOCK"
                                         LOC = P129 | IOSTANDARD = LVCMOS33 | PERIOD = 12MHz;
    10
11
12
13
         NET "OUTPUT(0)"
NET "OUTPUT(1)"
NET "OUTPUT(2)"
NET "OUTPUT(3)"
NET "OUTPUT(4)"
NET "OUTPUT(5)"
                                          LOC = P46

LOC = P47

LOC = P48

LOC = P49

LOC = P50

LOC = P51
                                                      | IOSTANDARD = LVCMOS33 | SLEW = SLOW |
| IOSTANDARD = LVCMOS33 | SLEW = SLOW |
| IOSTANDARD = LVCMOS33 | SLEW = SLOW |
| IOSTANDARD = LVCMOS33 | SLEW = SLOW |
| IOSTANDARD = LVCMOS33 | SLEW = SLOW |
| IOSTANDARD = LVCMOS33 | SLEW = SLOW |
18
19
20
21
22
23
24
25
26
                                                       | IOSTANDARD = LVCMOS33 | SLEW = SLOW | IOSTANDARD = LVCMOS33 | SLEW = SLOW
                              LOC = P70 | PULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
         28
    30
31
32
33
34
35
                                              | PULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
| PULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
```

Рис.2.2. Призначення фізичних входів та виходів.

#### Висновок:

В ході виконання цієї лабораторної роботи я реалізував на базі стенда Elbert V2 – Spartan3A FPGA цифровий автомат світлових ефектів згідно заданих вимог.