

# VHDL - opis układów sekwencyjnych

### 1. Zakres tematyczny ćwiczenia:

- opis układów sekwencyjnych w języku VHDL,
- wykorzystanie podprogramów w symulacji,
- symulacja z wykorzystaniem testbencha VHDL.

## 2. Modelowanie układów sekwencyjnych

W opisie behawioralnym układów sekwencyjnych elementem niezbędnym jest proces. Jest to konstrukcja języka VHDL, która jako całość jest instrukcją współbieżną, natomiast rozkazy wewnątrz procesu uruchamiane są sekwencyjne – zgodnie z kolejnością zapisania.

W czasie symulacji proces może zostać wyzwolony na podstawie listy czułości lub przy pomocy instrukcji 'wait', jednak oba te elementy nie mogą występować w składni procesu równocześnie.

#### 2.1. Opis przerzutnika

Najprostsze elementy sekwencyjne to przerzutniki i zatrzaski. Różnica między nimi polega na sposobie wyzwalania: zatrzask (latch) wyzwalany jest poziomem sygnału a przerzutnik (flipflop) zboczem sygnału.

Inputs		Outputs	
D	EN	Q	$\bar{\varrho}$
0	1	0	1
1	1	1	0
X	0	$Q_0$	$ar{Q}_0$

```
InputsOutputsDCLKQ\overline{Q}0\uparrow011\uparrow10
```

↑ = clock transition LOW to HIGH

```
entity dlatch is
          generic (delay: time:=1 ns):
                   (en : in std_logic;
11
12
                   rst : in std_logic;
13
                   d : in std_logic;
14
                   q : out std logic);
     Lend entity dlatch;
15
16
17
    =architecture latch of dlatch is
18
19
    Begin
20
    process (en, rst, d)
         begin
          if rst='1' then
23
             q<='0' after delay;
          elsif en='1' then
24
25
             q<=d after delay;</pre>
          end if;
          end process;
     end architecture latch;
```

```
entity dff is
10
          generic (delay: time:=1 ns);
                 (clk : in std logic;
                   rst : in std logic;
12
13
                   d : in std logic;
14
                   q : out std logic);
15
     Lend entity dff;
17
     ⊟architecture flip flop of dff is
18
     Begin
19
20
     process (clk, rst)
          if rst='l' then
22
              q<='0' after delay;
23
           elsif clk='l' and clk'event then
24
25
             q<=d after delay;
          end if;
          end process;
     end architecture flip_flop;
28
```

Elementy zostały opisane z wykorzystaniem procesu – zwróć uwagę na zawartość listy czułości w obu przypadkach.

- [!] Utwórz nowy projekt symulatora Questa i dodaj do projektu pliki .vhd z serwera kursu
- [!] Wykonaj kompilację z linii poleceń rozkazem:

```
vcom -2008 -autoorder *.vhd
```

Uruchom symulację zatrzasku i przerzutnika poleceniem:

```
vsim -voptargs=+acc work.f vs 1 tb
```

Zapisz wszystkie przebiegi czasowe poziomu głównego do późniejszej weryfikacji

[!] Zmodyfikuj źródło dlatch.vhd usuwając port D z listy czułości procesu Uruchom ponownie kompilację i symulację:

```
vcom -2008 -autoorder *.vhd
vsim -voptargs=+acc work.f vs l tb
```

Porównaj otrzymane przebiegi czasowe z poprzednio zapisanymi

### 2.2. Opis rejestrów

Realizacja rejestru równoległego niewiele odbiega od opisu pojedynczego przerzutnika – konstrukcja architektury jest identyczna, różny jest tylko opis interfejsu.

```
entity reg4 is
          generic (delay: time:=1 ns);
                                                                               Data in
11
                  (clk : in std logic;
12
                   d : in std_logic_vector(3 downto 0);
13
                   q : out std_logic_vector(3 downto 0) );
     Lend entity reg4;
14
15
16
    Farchitecture behav of reg4 is
18
    begin
19
    process (clk)
20
21
         if rising_edge(clk) then
22
              q <= d after delay;
                                                                               Data out
23
          end if;
24
          end process:
     end architecture behav;
```

Podobnie wygląda opis rejestrów z wejściem szeregowym. Poniżej przykład rejestru z wyjściem równoległym, przesuwającego w prawo (shift right).

```
entity reg4sr is
10
          generic (delay: time:=1 ns);
                  (clk : in std logic;
11
          Port
12
                   d : in std logic;
13
                  q : out std_logic_vector(3 downto 0) );
     Lend entity reg4sr;
14
    parchitecture behav of reg4sr is
16
          signal q_tmp : std_logic_vector(q'range);
18
    -begin
19
    process (clk)
                                                                             Data out
20
         begin
21
          if rising_edge(clk) then
              q_tmp <= d & q_tmp(3 downto 1);</pre>
22
23
         end if:
24
          end process;
      q <= q tmp after delay;
     end architecture behav;
```

Właściwie wszystkie rodzaje rejestrów realizujących operację przesunięcia lub rotacji można opisać korzystając z operatora konkatenacji (&). Wystarczy zamienić linię kodu 22 na odpowiednią operację:

```
      shift left
      q_tmp <= q_tmp(2 downto 0) & d;</td>

      rotate right
      q_tmp <= q_tmp(0) & q_tmp(3 downto 1);</td>

      rotate left
      q_tmp <= q_tmp(2 downto 0) & q_tmp(3);</td>
```

### 2.3. Opis liczników

W rozwiązaniach bazujących na logice programowalnej stosowane są głównie liczniki synchroniczne. Zasady ich opisu są zbieżne z zasadami opisu rejestrów, gdzie w zależności od rodzaju licznika, operację przesunięcia zastępujemy inkrementacją lub dekrementacją sygnału o odpowiednim typie danych.

Prosty licznik synchroniczny binarny, liczący w przód:

```
use IEEE.STD LOGIC 1164.ALL;
     use IEEE.numeric std.all;
     use IEEE.STD LOGIC UNSIGNED.all;
    entity b_cntr4 is
    Port (clk : in std_logic;
13
                 rst : in std_logic;
14
                 q : out std logic vector(3 downto 0) );
    end entity b_cntr4;
15
16
    Farchitecture behav of b_cntr4 is
      signal q_tmp : std_logic_vector(q'range) := x"0";
18
    begin
19
    process(clk) begin
20
       if rising_edge(clk) then
21
         if rst='1' then
23
                q_tmp <= x"0";
24
             else
              q tmp \le q tmp + 1;
            end if;
26
27
        end if;
28
        end process;
     q <= q_tmp;
29
    end architecture behav;
```

Licznik synchroniczny dziesiętny, z wyjściem informującym o końcu zliczania (tc) i kombinacyjnym wyjściem przeniesienia (ceo):

```
use IEEE.STD LOGIC 1164.ALL;
      use IEEE.numeric_std.all;
9
     use IEEE.STD LOGIC UNSIGNED.all;
10
11
    entity d cntr4ceo is
    Port (clk : in std_logic;
12
13
                  rst : in std logic;
                  ce : in std logic;
15
                  tc : out std logic;
16
                  ceo : out std_logic;
                  q : out std logic vector(3 downto 0) );
    Lend entity d_cntr4ceo;
18
19
    marchitecture behav of d cntr4ceo is
         signal q_tmp : std_logic_vector(q'range) := x"0";
21
22
         signal tci : std_logic;
    □begin
    process(clk) begin
24
25
        if rising edge(clk) then
    自上自由上自
             if rst='l' then
               q_tmp <= x"0";
27
             elsif ce='l' then
28
              if tci='1' then
29
                     q_tmp <= x"0";
30
31
                     q tmp \le q tmp + 1;
33
                  end if;
34
             end if:
         end if;
35
36
     end process:
37
      -- outputs
      tci <= '1' when (q tmp=9) else '0';
38
     ceo <= (tci and ce);
39
40
     tc <= tci;
41
     q <= q tmp;
    end architecture behav;
42
```

[!] Uruchom symulację licznika dziesiętnego poleceniem:

```
vsim -voptargs=+acc work.d cntr4ceo tb
```

Obserwuj wszystkie przebiegi czasowe poziomu głównego do końca symulacji Wytłumacz działanie procedury kończącej symulację

[!] Zmodyfikuj źródło *d\_cntr4ceo\_tb.vhd* w taki sposób aby symulacja kończyła się po dwóch wystąpieniach impulsu *ceo*Uruchom ponownie kompilację i symulację, zweryfikuj osiągnięte wyniki


## 3. Wykorzystanie podprogramów i generacja struktury

#### Zadanie A

[!] Dodaj do projektu nowy plik o nazwie key2display.vhd Zdefiniuj w nim jednostkę projektową o podanym niżej interfejsie

Bazując na poznanych metodach opisu behawioralnego zaprojektuj licznik modulo-1\_000\_000 zliczający w kodzie BCD. W projekcie wykorzystaj konstrukcję *for...generate* do automatycznej generacji struktury układu.

Projektowane urządzenie powinno wyświetlać wynik na wyświetlaczach 7-segmentowych Sterowanie za pomocą dwóch przycisków z płyty DE10Lite: key(0) – rst, key(1) – ce Uwaga: przyciski KEY są monostabilne, ze stabilnym stanem wysokim



[!] Dodaj do projektu nowy plik o nazwie key2display\_tb.vhd
Zdefiniuj w nim tesbench proceduralny do weryfikacji działania urządzenia.

Testbench powinien raportować do okna transkrypcji czas trwania impulsu ceo oraz wartość wewnętrznej szyny q – stan wyjścia liczników w momencie wystąpienia ceo=1

Przygotuj makro kompilacji/symulacji i zademonstruj działanie układu

#### Zadanie B

[!] Korzystając z układów zaprojektowanych w ćwiczeniach lab1 i lab2 zbuduj reklamę świetlną składającą się z co najmniej 10 znaków wyświetlanych na wskaźnikach 7-segmentowych LED.

## Wymagania:

- możliwość zmiany kierunku przesuwania tekstu
- możliwość zmiany prędkości ruchu
- możliwość wyboru dwóch różnych tekstów
- preferowane sterowanie przy pomocy przełączników monostabilnych KEY
- demonstracja działania na platformie DE10Lite

Uwaga: w celu wyświetlania dodatkowych znaków należy wykonać własny moduł dekodera wskaźnika 7-segmentowego