

## گزارش کار تمرین کامپیوتری سوم ملیکه احقاقی ۸۱۰۱۹۴۲۵۴

\*\*در هر سه حالت برای پیاده سازی مدار مالتیپلکسر از SUBCKT برای ساخت گیت های and و inverter استفاده شده که البته and البته and از minverter و inverter ایجاد شده است.

### **\*StaticCMOS**

الف)خروجی y۱ و y۲ در ازای حالات مختلف ورودی به صورت yC در شکل ها نمایش داده شده است: y1 ها نمایش داده شده است که مدار معادل یک inverter یایه باشد.





در این بخش فرض شده است که x ثابت است و A متغیر به صورت پالس متناوب در نظر گرفته شده است: x ثابت است و x ثابت است و

Vina


Vinx

در این حالت خروجی y1 هم فاز با ورودی A خواهد بود.


```
tphl= 4.3266E-12 targ= 2.7543E-09 trig= 2.7500E-09 tplh= 4.2073E-11 targ= 2.9207E-10 trig= 2.5000E-10 tpd= 2.3200E-11 avgpower= 5.8548E-07 from= 0.0000E+00 to= 2.0000E-08 pdp= 1.3583E-17
```


#### \*PseudoNMOS


الف) خروجی y۱ و y۲ در ازای حالات مختلف ورودی به صورت DC در شکل ها نمایش داده شده است:




در این بخش اندازه ی W/L برای pmos در نظر گرفته شده است و در nmos برابر 2 در نظر گرفته شده است. چرا که هرچه W/L) کوچکتر باشد W/L پایین تر خواهد بود و transition تندتری خواهیم داشت. با این وجود W/L زیاد تر خواهد شد. هم چنین W/L هر چه بالا تر باشد W/L کوچکتر و noise marging بیشتر خواهد شد. با این وجود اندازه ی گیت بزرگتر می شود و asymmetry در پاسخ داینامیک افز ایش خواهد یافت.










A=1,X=



```
*****

****** digital electronics, multiplexer design*****

***** transient analysis tnom= 25.000 temp= 25.000

*****

tphl= -3.5375E-12 targ= 2.2965E-09 trig= 2.3000E-09

tplh= 2.4221E-11 targ= 1.2422E-10 trig= 1.0000E-10

tpd= 1.0342E-11


avgpower= 3.4702E-07 from= 0.0000E+00 to= 2.0000E-08

pdp= 3.5888E-18
```

### \*DynamicLogic


الف) خروجی y و y در ازای حالات مختلف ورودی به صورت y در شکل ها نمایش داده شده است: y و y در ابتدا این مدار را کاملا به کمک cascading dynamic gates ساخته ایم سپس برای حل مشکلات موجود از domino logic استفاده شده است:

## 1-cascading dynamic gates




در هر ۴ حالت خروجی به فرم بالا خواهد بود پس به سراغ مدل دومینو برای اصلاح مشکلات cascading dynamic می رویم.


# 2-domino logic




در ساختار دومینو not نداریم اما مداراتی چون and و ... به راحتی قابل پیاده سازی است.




A=0,X=0



A=1,X=0





A=1,X=1

```
*****
****** digital electronics, multiplexer design******
***** transient analysis
                                        tnom= 25.000 temp= 25.000
*****
 tphl= failed
                   targ= not found
                                      trig= 2.7500E-09
                                      trig= 2.5000E-10
                   targ= not found
  tplh= failed
  tpd= failed
                                    measure parameter failed
 avgpower= 1.0876E-04 from= 0.0000E+00
                                            to= 2.0000E-08
  pdp= failed
                                    measure parameter failed
```

\*\*\*\*\*