실습 4: 래치와 플립플롭


# 실습 4: 래치와 플립플롭

### ■ 실습목표


- 래치와 플립플롭의 동작 원리를 이해한다.
- 클럭의 필요성을 이해하고 플립플롭에서의 역할을 이해한다.

## ■ 사전지식


Gated S-R Latch




Gated D Latch (D Latch with Enable)



• Positive Edge-Triggered D Flip-Flop




Master-Slave S-R Flip-Flop



### ■ 예습문제

1. 1개의 Gated S-R 래치와 1개의 Gated D 래치를 사용하여 S-R 플립플롭을 구현하 려고 한다. 사전지식에서의 논리도를 결합하여 새로운 논리도를 그리시오. 단, Master-Slave S-R Flip-Flop처럼 CLK의 상승 모서리에서 출력이 변화하여야 한다.



- 2. 앞에서의 S-R 플립플롭에 대하여 답하시오.
  - ① 입력이 인가되는 시간을 설명하시오.

CIKY DO ME, S-REMPT BOOKE NOWLY,


② 출력이 변경되는 시간을 설명하시오.

C(K) 101 ID, 012 01201 0120) एकि। प्रमुकारी, देखा। समुद्रीपदर,

#### ■ 실습과정


#### 1. Gated S-R Latch 구현

- ① Gated S-R Latch 를 구현하고 모듈로 정의하시오.
- ② Gated S-R Latch를 CircuitVerse로 구현하고, 아래와 같이 입력을 변화시키면서 시험한 결과를 캡쳐에서 보고서에 포함하시오.



- ③ 앞에서의 Gated S-R Latch 를 활용하여 사전지식에 주어진 것과 같은 방식으로 Gated D Latch 를 구현하고 모듈로 정의하시오. CircuitVerse 에서 제대로 동작하는지 스스로 확인하시오.
- ④ 1 을 저장했다가 0 으로 바꿔서 계속 유지하기 위해서 입력 S 와 R 을 어떻게 조작해야 하는지 설명하시오. 단, G 의 값이 일정한 간격으로 0 과 1 을 반복한다고 가정한다.

실습 1-3



给1-4.

Gr 12 care 300 tem 30th.

12 care 300 tem 5th.

12 care 300 tem 5th.

12 care 300 5th 200 5th.


120 are 300 5th.

120 are 300 5th.


120 are 300 5th.

#### 2. S-R 플립플롭 구현

① 예습문제 1 에서의 S-R 플립플롭을 구현하려고 한다. 실습문제 1 에서의 Gated S-R 래치를 이용하여 S-R 플립플롭을 도시하시오. Clock 신호가 명확하게 드러나야 한다. 사전지식에서의 S-R 플립플롭에 사용된 래치는 Gated 버전이 아님에 주의하시오.




② S-R 플립플롭을 CircuitVerse 로 구현하고, 아래와 같이 입력을 변화시키면서 시험한 결과를 캡쳐에서 보고서에 포함하시오.



- ③ S-R 플립플롭에 임의로 0 과 1 을 저장할 수 있음을 CircuitVerse 로 데모하고 캡쳐해서 보고서에 포함하시오. 다는 속이 길레보다다.
- ④ 1을 저장했다가 0으로 바꿔서 계속 유지하기 위해서 입력 S 와 R 을 어떻게 조작해야 하는지 설명하시오. 단, CLK 이 일정한 간격으로 0 과 1을 반복함에 주의하시오. CLK이 0일때 S에 1을 됐, CLK이 1이 되면 이 저장이 됩니다. 그 후 다시 CLK이 0일때 S에 0, 凡에 1을 당으면 CLK이 1이되면 0이 제상이 됩니다.
  상승오시리 일 때마다, S가 1면 됩니다.


## 4年 2-3 部



5日 雅門 野 生 千 路岬.

#### 3. D 플립플롭 구현


① 사전지식을 참조하여 CircuitVerse 로 D 플립플롭을 구현하고, 아래와 같이 입력을 변화시키면서 시험한 결과를 캡쳐에서 보고서에 포함하시오.



- ③ 1 을 저장했다가 0 으로 바꿔서 계속 유지하기 위해서 입력 D 를 어떻게 조작해야 하는지 설명하시오. 단, CLK 이 일정한 간격으로 0 과 1 을 반복함에 주의하시오

Clkol 0 일때 Don 1을 될고, Clkol 1이 되면 1이 제상이 됩니다. Clkol 0 이 되었을 때, Don 0을 달라다. Clkol 이 되면 Dol 제상이 됩니다.
상음으셔니 일때만 Dor 0 이번 됩니다.


### 维3. D 到错.



#### 4. 동기 입력과 비동기 입력


- ① ClrcuitVerse 에서 주어진 D 플립플롭의 D 신호를 변화시키면서 동기 입력에 해당되는지 판단하고 설명하시오. 캡처한 타이밍도를 포함하시오.
- ② ClrcuitVerse 에서 주어진 D 플립플롭에는 추가적으로 Preset 신호와 Reset 신호가 제공된다. 적당한 방법으로 Preset 신호와 Reset 신호를 변화시키면서 동기 입력에 해당되는지 판단하고 설명하시오. 캡처한 타이밍도를 포함하시오.





灵兴의 好新的 对对 对对影的 婚纪, 多1 分别的.

## 4-2




preseto) 1, Resets /인 개 D의 많다 CIK 값이 실제없이

proset 10, Reset 112 75 Del 3624 CIK 3601 2171820)
Q/ 001 3144.

卫之图3 时刻 别对如外,

### ■ 정리

1. NAND 게이트만 주어진다. 실습과정 2와 3에서의 S-R 플립플롭과 D 플립플롭을 논리도로 각각 도시하시오.



2. 실습과정 2와 3에서의 S-R 플립플롭과 D 플립플롭을 비교하려고 한다. 현재 저장된 값을 다음 클럭에도 계속 유지할 수 있도록 두 플립플롭의 입력을 각각 결정하고 설명하시오.

- 3. Latch, edge-triggered flip-flop, master-slave flip-flop을 아래 기준에 따라 비교하 시오.
  - ① 클릭의 유무 Latch: / 2年 多本 ) 324台2 登记的 edge-triggered flip-flopel master-slave flip flope 多四0 324年44.
  - ② 심벌의 형태 다음 객이 기가하였습니다.
  - ③ 입력을 취하는 시점 (데이터가 저장되는 시점)

Lortch: edge triggered flip-flop:
银岩 明洁 新数4ct. CLEM 经新时 处 Not gate 의 5月的 如此,结 经相 其已 部分 9月的网 经股票额收收.

moster slave slip-flop: CIK球·) O·14 13 部框 数, 设置 部址。

④ 출력이 변경되는 시점

Latcht 220th Export 2000) usuch. edge triggered flip-flopet master state
stip-flope edge only 2001 ususus.

## 7/2| 3-2.

