#### 실습목표

- 산술연산을 수행하는 논리회로를 설계한다.
- 모듈 개념에 기반한 계층설계 방법을 이해한다.
- 덧셈기를 활용하여 뺄셈기를 구현한다.

## 사전지식

- 논리회로를 게이트로 구현하는 방법
- CircuitVerse로 모듈을 구현하는 방법 (별도 CircuitVerse 모듈 생성 문서 참조)

#### 예습문제

- 1. 다음 회로의 입력과 출력의 수를 결정하시오
  - (a) 1-bit adder
  - (b) 4-bit adder
  - (c) 8-bit adder
- 2. 슬라이드 4-16에 1-bit adder가 4개 주어질 때 4-bit adder를 설계하는 방법이 제시되어 있다. 이제 슬라이드 4-15와 같은 4-bit adder가 2개 주어질 때 8-bit adder를 설계하시오.

3. 문제 2의 8-bit adder에 약간의 NOT gate를 추가하여 8-bit subtractor를 설계하시오.

# 실습과정

1. 슬라이드 4-18을 참조하여 1-bit adder를 설계하시오. 입력이 3개, 출력이 2개임에 주의 하시오. 회로가 올바르게 동작함을 확인하고, 캡쳐하여 보고서에 포함하시오.

2. 동일한 1-bit adder를 4개 활용하여 4-bit adder를 설계하려고 한다. 별도로 제시된 모듈 생성 방법을 숙지하고, 우선 1-bit adder를 모듈로 정의하되, 모듈의 입력이 3개, 출력이 2개임에 주의하시오. 4개의 1-bit adder 모듈을 활용하여 4-bit adder를 설계하시오. 임의의 4-bit 수가 2개 입력될 때 회로가 올바르게 동작함을 확인하고, 캡쳐하여 보고서에 포함하시오

3. 슬라이드 4-20을 참조하여 실습과정 2에서의 4-bit subtractor를 설계하시오. 실습과정 2에서와 같이 1-bit adder 모듈을 활용하여야 한다. 임의의 4-bit 수가 2개 입력될 때 회로가 올바르게 동작함을 확인하고, 캡쳐하여 보고서에 포함하시오.

4. 실습과정 2에서의 4-bit adder를 모듈로 정의하시오. 두 개의 4-bit adder 모듈을 활용하여 8-bit adder를 설계하시오. 임의의 8-bit 수가 2개 입력될 때 회로가 올바르게 동작함을 확인하고, 캡쳐하여 보고서에 포함하시오.

### 정 리

1. 1-bit full subtractor를 설계하려고 한다. Carry 대신 borrow가 주어진다. 슬라이드 1-18을 참조하되, X, Y, B<sub>in</sub>이 입력으로 주어질 때, Diff, Bout을 출력하여야 한다. (B<sub>in</sub>과 B<sub>out</sub>은 각각 입력 빌림수와 출력 빌림수이다.)

(a) 슬라이드 4-19를 참조하여 진리표를 보이시오.

(b) 간소화된 논리식을 유도하시오. 슬라이드 4-18과 같이 XOR 연산자를 사용할 수 있다.

(c) 슬라이드 4-18과 같이 논리도로 표현하시오.

(d) 슬라이드 4-16과 같이 4개의 full subtractor를 활용하여 4-bit subtractor를 설계하시 오.

2. 실습과정에서의 1-bit adder, 4-bit adder, 그리고 8-bit adder의 동작 시간을 추정하시오. 회로의 동작시간은 신호가 통과하는 게이트의 수에 비례한다고 가정한다.