LABH5-Cache-Report

PB22111639 马筱雅

1 实验目的

- 1. 理解cache的基本原理,工作模式及设计方法
- 2. 设计包含指令cache的CPU,并测试其性能

2逻辑设计


2.1 指令cache状态机设计

设计思路:

将指令cache分为三种状态:

- **IDLE**: 初始状态,如果有读数据请求,则状态机转为READ状态,表示从内存读数据。实际上,在 IDLE状态,已经把待读地址传送到了内存中,等到READ状态时,tag和inst指令正好被读出。
- **READ:** 读状态,该状态时tag和inst被读出并进行比较,如果命中并此时仍有读请求r_req,则下一个状态仍是READ,如果未命中,则转向MISS状态,其他则转向IDLE状态
- MISS: 指令缺失(未命中)状态,此时向内存中传递地址和读请求,当指令被读出时,获得mem_ready信号,然后转向IDLE状态,从而使传来的数据得到缓冲,如果传来br信号,意味着CPU中有地址跳转,则此时缺失的指令位于CPU正在执行的指令之后,则不需要取该缺失指令,下个状态为READ状态,表示重新读取

状态转换图



相关代码

```
always @(posedge clk or negedge rstn) begin
   if(!rstn) begin
        cs <= IDLE;
    end
    else begin
        cs <= ns;
    end
end
always @(*) begin
        case (cs)
        IDLE: begin
            if(r_req)
                ns = READ;
            else
                ns = IDLE;
        end
```


```
READ: begin
    if(miss)
        ns = MISS;
    else if(r_req)
        ns = READ;
    else
        ns = IDLE;
end
MISS: begin
    if(br)
        ns = READ;
    else if(mem_ready)
        ns = IDLE;
    else
        ns = MISS;
end
    default: ns = IDLE;
endcase
```

2.2 两路组cache的设计

设计思路:

end

- 分别例化两个bram存储tag,两个bram存储数据,每个设置大小为1024,则索引index为第12到第3位,剩下第32到第13位为tag。
- 由于每次取出数据会有一个周期的延迟,所以使用nextpc作为地址,从而使得cache转为读状态时已经读出了数据,而此时的pc正好变为nextpc,指令与地址相对应。
- 如图: 把nextpc作为cache的读地址,使得在状态转为READ时,cache里的数据已经被读出并进行比较。



代码如下:

```
assign tag_index = next_addr[11:2];
assign tag = next_addr[31:12];
```

2.3 cache中各信号的变化及意义

- mem_ready: 内存就绪信号, 当从指令内存中取出指令后, mem_ready变为1。
- **r_mem**: 从内存读信号,当cache处于READ状态且未命中时,r_mem置为1,当cache处于MISS状态且!mem_ready和!br时,表示还要继续从内存读,r_mem保持1,其余情况r_mem变为0。
- **ret_buf_we**: 表示缓冲内存所读出的指令,当cache处于MISS状态且mem_ready时,ret_buf_we变为1,表示要获得从内存中读出的指令,使得到的指令信号更稳定。
- **ret_buf**: 表示从内存中读出的指令。当ret_buf_we为真时,将从内存读出的指令mem_r_data赋值给ret_buf。
- **refill**: 填充信号,表示要把从内存读来的数据写回cache,当cache由MISS状态转向IDLE状态时,该信号为1,表示写回。
- data_from_mem: 表示指令的来源,即是否是从内存中读出。如果refill信号为1,则 data_from_mem为1,此时将得到的ret_buf指令传给CPU,一次完整的读指令操作完成。

```
assign mem addr = addr; //要读内存的地址
assign data_from_mem = (cs == IDLE && refill) ? 1'b1 : 1'b0;
assign ret_buf_we = ((cs == MISS) && mem_ready) ? 1'b1 : 1'b0;
assign miss = br ? 1'b0 : (cs == READ && hit == 2'b00) || (cs == MISS) ? 1'b1 : 1'b0;
//处理refill和ret_buf
always @(posedge clk or negedge rstn) begin
   if(!rstn) begin
       refill
                 <= 1'b0;
       ret_buf <= 32'd0;
   end
   else begin
       if(ret_buf_we) begin
           ret_buf <= mem_r_data; //把从内存中读出的指令传给cache
       end
       if(cs == MISS && mem ready) begin
           refill <= 1'b1;//表示指令准备好
       end
   end
end
always @(*) begin
   case (cs)
       IDLE: begin
           r_mem
                     = 1'b0;
       end
       READ: begin
           if(hit[1] || hit[0])begin
               r_mem
                                   1'b0;
           end
           else if(br)begin
                       = 1'b0;
               r_mem
           end
           else r mem = 1'b1;//表示miss未命中, 需要从内存读
       end
       MISS:begin
           if(mem_ready || br) begin
                                   1'b0;
               r mem
           end
           else begin
                             = 1'b1; //表示读完成
               r_mem
           end
       end
       default: begin
```

2.4 LRU策略的实现

- 1. 例化两个一位history_bram代表两路cache的使用状况,两个bram相同地址只能有一个存储1,如果第一个history_bram存储的是1,代表最近使用的是第一个bram,反之则为第二个。
- 2. 当cache命中时,history_bram存的值相应变化,并使写使能。当未命中时,根据history_bram的值 判断要存入哪一路cache,并把要存入路数的cache对应的history_bram写回1,另一路对应的写回 0。

3. 具体代码实现:


- hit表示命中情况, used表示要写回的值, tag_we表示两路cache写回情况。
- 如果hit[1]和hit[0]分别对应第一、二路命中情况,若命中,则used相应位置为1,如果未命中,则当根据tag_we_1与tag_we_2判断将写入哪一路cache,相应的used位置为1,表示最近使用。
- used_we表示history_bram写使能,当used中有一位为1,即表示有命中情况或者写回cache情况,则需要改变history_bram的值,所以此时写使能为真。


```
assign hit = {valid_1 && (r_tag_1 == tag), valid_2 && (r_tag_2 == tag)};
assign used[1] = (hit[1] && (cs == READ)) || (tag_we_1 &&(cs == MISS)) ? 1'b1 : 1'b0;
assign used[0] = (hit[0] && (cs == READ)) || (tag_we_2 &&(cs == MISS)) ? 1'b1 : 1'b0;
assign used_we[1] = used[1] || used[0];
assign used we[0] = used[1] || used[0];
```

3 电路性能

3.1 电路图

3.1.1 主要模块连接图






3.1.2 cache部分电路图

3.2 电路资源使用图

Resource	Utilization	Available	Utilization %
LUT	2749	63400	4.34
FF	1404	126800	1.11
BRAM	121	135	89.63
IO	47	210	22.38



3.3 时钟

Clock: sys_clk_pin

Statistics

Туре	Worst Slack	Total Violation	Failing Endpoints	Total Endpoints
Setup	-5.801 ns	-1938.872 ns	647	14910
Hold	0.098 ns	0.000 ns	0	14910
Pulse Width	3.750 ns	0.000 ns	0	2761

右下图可知,设置的时钟周期为10ns,建立电路延迟约16ns

Name	Slack ^1	Levels	Routes	High Fanout	From	То	Total Delay	Logic Delay	Net Delay	Requirement
ጌ Path 1	-5.801	27	17	142	cpu/ID_EX_r2_reg[1]/C	cpu/ID_EX_imm_reg[10]/R	15.064	6.084	8.980	10.0
♣ Path 2	-5.801	27	17	142	cpu/ID_EX_r2_reg[1]/C	cpu/ID_EX_imm_reg[11]/R	15.064	6.084	8.980	10.0
Դ Path 3	-5.801	27	17	142	cpu/ID_EX_r2_reg[1]/C	cpu/ID_EX_imm_reg[5]/R	15.064	6.084	8.980	10.0
Դ Path 4	-5.801	27	17	142	cpu/ID_EX_r2_reg[1]/C	cpu/ID_EX_imm_reg[6]/R	15.064	6.084	8.980	10.0
Դ Path 5	-5.801	27	17	142	cpu/ID_EX_r2_reg[1]/C	cpu/ID_EX_imm_reg[7]/R	15.064	6.084	8.980	10.0
Դ Path 6	-5.801	27	17	142	cpu/ID_EX_r2_reg[1]/C	cpu/ID_EX_imm_reg[8]/R	15.064	6.084	8.980	10.0
Դ Path 7	-5.801	27	17	142	cpu/ID_EX_r2_reg[1]/C	cpu/ID_EX_imm_reg[9]/R	15.064	6.084	8.980	10.0
Դ Path 8	-5.790	27	17	142	cpu/ID_EX_r2_reg[1]/C	cpu/ID_EX_imm_reg[0]/R	15.053	6.084	8.969	10.0
Դ Path 9	-5.790	27	17	142	cpu/ID_EX_r2_reg[1]/C	cpu/ID_EX_imm_reg[1]/R	15.053	6.084	8.969	10.0
♣ Path 10	-5.790	27	17	142	cpu/ID_EX_r2_reg[1]/C	cpu/ID_EX_imm_reg[3]/R	15.053	6.084	8.969	10.0

在电路hold时,约有10ns的延迟

Name	Slack ^1	Levels	Routes	High Fanout	From	То	Total Delay	Logic Delay	Net Delay	F
¹→ Path 11	0.098	0	1	3	mem_r_data_reg[0]/C	cache/cache_dat6.ram/DIADI[0]	0.485	0.147	0.338	
→ Path 12	0.098	0	1	3	mem_r_data_reg[10]/C	cache/cache_daram/DIADI[10]	0.485	0.147	0.338	
→ Path 13	0.098	0	1	3	mem_r_data_reg[11]/C	cache/cache_daram/DIADI[11]	0.485	0.147	0.338	
▶ Path 14	0.098	0	1	3	mem_r_data_reg[12]/C	cache/cache_daram/DIADI[12]	0.485	0.147	0.338	
→ Path 15	0.098	0	1	3	mem_r_data_reg[13]/C	cache/cache_daram/DIADI[13]	0.485	0.147	0.338	
→ Path 16	0.098	0	1	3	mem_r_data_reg[14]/C	cache/cache_daram/DIADI[14]	0.485	0.147	0.338	
→ Path 17	0.098	0	1	3	mem_r_data_reg[15]/C	cache/cache_daram/DIADI[15]	0.485	0.147	0.338	
→ Path 18	0.098	0	1	3	mem_r_data_reg[16]/C	cache/cache_daram/DIADI[16]	0.485	0.147	0.338	
▶ Path 19	0.098	0	1	3	mem_r_data_reg[17]/C	cache/cache_daram/DIADI[17]	0.485	0.147	0.338	
→ Path 20	0.098	0	1	3	mem_r_data_reg[18]/C	cache/cache_daram/DIADI[18]	0.485	0.147	0.338	


4 仿真结果

4.1 39条指令仿真结果

```
----[ 31815 ns] Number 8'd17 Functional Test Point PASS!!!
----[ 35305 ns] Number 8'd18 Functional Test Point PASS!!!
----[ 38635 ns] Number 8'd19 Functional Test Point PASS!!!
       [ 40200 ns] Test is running, debug_wb_pc = 0x000000000
----[ 41425 ns] Number 8'd20 Functional Test Point PASS!!!
----[ 43215 ns] Number 8'd21 Functional Test Point PASS!!!
----[ 44585 ns] Number 8'd22 Functional Test Point PASS!!!
----[ 45955 ns] Number 8'd23 Functional Test Point PASS!!!
----[ 47325 ns] Number 8'd24 Functional Test Point PASS!!!
----[ 48695 ns] Number 8'd25 Functional Test Point PASS!!!
---- 50065 ns] Number 8'd26 Functional Test Point PASS!!!
       [ 50200 ns] Test is running, debug_wb_pc = 0x000000000
---- 51635 ns] Number 8'd27 Functional Test Point PASS!!!
----[ 53205 ns] Number 8'd28 Functional Test Point PASS!!!
----[ 54775 ns] Number 8'd29 Functional Test Point PASS!!!
----[ 57245 ns] Number 8'd30 Functional Test Point PASS!!!
----[ 59715 ns] Number 8'd31 Functional Test Point PASS!!!
       [ 60200 ns] Test is running, debug_wb_pc = 0x000000000
----[ 62185 ns] Number 8'd32 Functional Test Point PASS!!!
----[ 64655 ns] Number 8'd33 Functional Test Point PASS!!!
----[ 67025 ns] Number 8'd34 Functional Test Point PASS!!!
----[ 69395 ns] Number 8'd35 Functional Test Point PASS!!!
       [ 70200 ns] Test is running, debug_wb_pc = 0x000000000
----[ 71765 ns] Number 8'd36 Functional Test Point PASS!!!
----[ 74135 ns] Number 8'd37 Functional Test Point PASS!!!
---- 76805 ns Number 8'd38 Functional Test Point PASS!!!
----[ 79475 ns] Number 8'd39 Functional Test Point PASS!!!
       [ 80200 ns] Test is running, debug_wb_pc = 0x000000000
Test end!
$finish called at time: 80605 ns: File "E:/VIVADO/cache/cache.srcs/sim_1/new/mycpu_tb.v" Line 270
```


4.2 波形图仿真结果说明

- 从黄色竖直线处开始,此时状态为IDLE (0),在cs变为READ (1)时,读出cache的值 (r_tag_1,r_tag_2,cache_rdata_1,cache_rdata_2)
- 此时未命中, miss变为1, r_mem变为1, 表示要向内存读数据, 当mem_ready时表示读出数据, r_mem变为0, 表示不再需要读数据, 此时ret_buf_we变为1, 方便下个周期传递数据
- 下个状态为IDLE, miss变为0, 并把数据存入cache, 此时相应的tag_we变为1, used_we变为1, 表示要进行最近使用块的更新。
- 由于在IDLE状态访问cache的地址是nextaddr,则在进入read状态时数据已经被取出,重复上述过程。



5 上板结果

数字以16进制表示,上板图表示测试了27H (39)条指令,通过了27H (39)条指令



6遇到的问题

1. 问题: 仿真过程中, 仿真到某一点, 仿真停滞

解决方法: 经查阅资料,可能是因为在逻辑电路always@(*)中的信号变化反过来作用于逻辑电路,从而造成死循环,把相应信号分开开后发现不是该原因。经观察波形图,发现按照最初的设计,cache向cpu传递miss信号,由于miss信号产生有一定的延迟,所以会使nextpc在时钟上升沿变化后又因为miss信号改变,从而在很短的时间呢nextpc多次变化,从而导致电路不稳定,仿真停滞。于是改变miss信号在cpu中的作用位置,miss信号不直接改变nextpc,而是影响流水线cpu中不同阶段指令的传递,从而使nextpc信号稳定,该问题得到解决。

7 附录 (代码)

Icache

```
module Icache (
    input
                      wire
                                          clk,
    input
                      wire
                                          rstn,
    input
                      wire
                                          r_req,
    input
                      wire
                                          br,
    input
                      wire
                                          mem_ready,
               wire
                         [31:0]
    input
                                          addr,
    input
               wire
                         [31:0]
                                          next_addr,
                                          mem r data,
    input
               wire
                         [31:0]
    output
               wire
                         [31:0]
                                          r data,
    output
                wire [31:0]
                                       mem addr,
    output
                  wire
                                          miss,
    output
                                         r mem
                   reg
);
//用next_addr计算出tag_index和tag
wire
        [9:0]
                 tag_index;
           [9:0]
// reg
                     w_tag_index;
wire
        [19:0]
                tag;
assign tag index
                         next_addr[11:2];
assign tag
                         next_addr[31:12];
```

```
// 读出tag里的数据, 一位valid???20位tag
wire
        [19:0]
                    r_tag_1;
wire
        [19:0]
                    r_tag_2;
wire
                    valid_1;
                    valid_2;
wire
wire
                     tag_we_1;
wire
                     tag_we_2;
wire
                     valid_w1;
                     valid_w2;
wire
//a代表写, b代表读
cache_tag_1 cache_tag_1(
    .clka (clk
                              ),
    .clkb (clk
                              ),
    .enb (r_req
                              ),
    .ena (r_req
                              ),
    .web(∅),
                        ),
    .wea (tag_we_1
    .addrb(tag_index
                              ),
    .addra(addr_buf[11:2]),
    .dina ({valid_w1, addr_buf[31:12]}),
    .doutb({valid_1, r_tag_1})
);
cache_tag_2 cache_tag_2(
    .clka (clk
                              ),
                              ),
    .clkb (clk
    .enb (r_req
                              ),
    .ena
         (r_req
                              ),
    .wea
         (tag_we_2
                        ),
         (0
    .web
                 ),
    .addrb(tag_index
                              ),
    .addra(addr_buf[11:2]),
    .dina ({valid_w2, addr_buf[31:12]}),
    .doutb({valid_2, r_tag_2})
);
wire used[1:0];
wire used_we[1:0];
wire history[1:0];
history_bram used_1(
    .clka (clk
                              ),
                              ),
    .clkb (clk
                              ),
    .ena
         (r_req
    .enb (r_req
                              ),
```

```
.wea (used_we[1]
                        ),
    .web (∅ ),
    .addrb(tag index
                             ),
    .addra(addr_buf[11:2]
                                  ),
    .dina (used[1]),
    .dinb (),
    .doutb(history[1]),
    .douta()
);
history_bram used_2(
    .clka (clk
                             ),
    .clkb (clk
                             ),
    .ena (r_req
                             ),
    .enb (r_req
                             ),
         (used_we[0]
    .wea
                        ),
    .web (∅ ),
    .addrb(tag index
                             ),
    .addra(addr_buf[11:2]
                                 ),
    .dina (used[0]),
    .dinb (),
    .doutb(history[0]),
    .douta()
);
// 判断是否命中,hit[1] 表示cache_1, hit[0] 表示cache_2
wire
       [1:0]
                    hit;
assign hit = {valid_1 && (r_tag_1 == tag), valid_2 && (r_tag_2 == tag)};
assign used[1] = (hit[1] && (cs == READ)) || (tag we 1 &&(cs == MISS)) ? 1'b1 : 1'b0;
assign used[0] = (hit[0] \&\& (cs == READ)) | (tag_we_2 \&\& (cs == MISS)) ? 1'b1 : 1'b0;
assign used_we[1] = used[1] || used[0];
assign used we[0] = used[1] || used[0];
//设置状???机
localparam IDLE = 2'b00;
localparam READ = 2'b01;
localparam MISS = 2'b10;
reg
          [2:0]
                    cs;
          [2:0]
reg
                    ns;
always @(posedge clk or negedge rstn) begin
    if(!rstn) begin
        cs <= IDLE;
    end
    else begin
        cs <= ns;
```

```
end
end
always @(*) begin
       case (cs)
       IDLE: begin
            if(r_req)
               ns = READ;
           else
               ns = IDLE;
        end
       READ: begin
            if(miss)
               ns = MISS;
            else if(r_req)
               ns = READ;
           else
               ns = IDLE;
        end
       MISS: begin
           if(br)
               ns = READ;
           else if(mem_ready)
               ns = IDLE;
           else
               ns = MISS;
        end
           default: ns = IDLE;
        endcase
end
// 处理信号
           valid_buf_1;
reg
           valid_buf_2;
reg
wire
            ret_buf_we; //返回值缓冲使???
reg [31:0] ret_buf;
reg [31:0] addr_buf;
             addr_buf_we; // 地址缓冲使能
wire
wire
             data_from_mem; //从内存读取数据,数据准备???
reg refill; //是否??????
assign miss = br ? 1'b0 : (cs == READ && hit == 2'b00) || (cs == MISS) ? 1'b1 : 1'b0;
assign addr_buf_we = (cs == READ && hit == 2'b00) ? 1'b1 : 1'b0;
always @(*) begin
```

```
case (cs)
        IDLE: begin
            r mem
                          = 1'b0;
        end
        READ: begin
            if(hit[1] || hit[0])begin
                                     1'b0;
                r_mem
            end
            else if(br)begin
                                     1'b0;
                r_mem
            end
            else r mem = 1'b1;
        end
        MISS:begin
            if(mem_ready || br) begin
                r mem
                                      1'b0;
            end
            else begin
                r mem
                                     1'b1;
            end
        end
        default: begin
           r_mem = 1'b0;
        end
    endcase
end
assign mem addr = addr;
assign data from mem = (cs == IDLE && refill) ? 1'b1 : 1'b0;
assign ret_buf_we = ((cs == MISS) && mem_ready) ? 1'b1 : 1'b0;
assign tag we 1 = ((cs == MISS) && mem ready) ? (valid buf 1 ?
                  (valid_buf_2 ? (history[1] ? 1'b0 : 1'b1) : 1'b0) : 1'b1) : 1'b0;
assign tag we 2 = ((cs == MISS) && mem ready) ? (valid buf 1 ?
                  (valid_buf_2 ? (history[1] ? 1'b1 : 1'b0) : 1'b1) : 1'b0) : 1'b0;
assign valid_w1 = 1'b1;
assign valid w2 = valid buf 1 ? 1'b1 : 1'b0;
always @(posedge clk or negedge rstn) begin
    if(!rstn) begin
        refill
                   <= 1'b0;
        ret buf
                  <= 32'd0;
        valid_buf_1 <= 1'b0;</pre>
        valid_buf_2 <= 1'b0;</pre>
        addr_buf
                  <= 32'd0;
```

```
end
    else begin
        if(ret_buf_we) begin
             ret_buf <= mem_r_data;</pre>
        end
        if(cs == MISS && mem_ready) begin
             refill <= 1'b1;
        end
        if(cs == IDLE) begin
             refill <= 1'b0;
             valid buf 1 <= valid 1;</pre>
             valid_buf_2 <= valid_2;</pre>
        end
        else if(cs == READ) begin
             valid_buf_1 <= valid_1;</pre>
             valid_buf_2 <= valid_2;</pre>
        end
        if(addr_buf_we) begin
             addr_buf <= addr;</pre>
        end
    end
end
wire [31:0] cache_rdata_1;
wire [31:0] cache_rdata_2;
assign r_data = data_from_mem ? ret_buf :
                 ((cs == READ) && hit[1] ? cache rdata 1:
                 (cs == READ) && hit[0] ? cache_rdata_2 : 32'd0);
cache_data_1 cache_data_1(
    .clka (clk
                             ),
    .clkb (clk
                             ),
           (r_req
    .ena
                      ),
            (r_req
    .enb
                      ),
            (tag_we_1
    .wea
                           ),
    .web
            (0
                  ),
    .addra (addr_buf[11:2]
                                           ),
    .addrb (tag_index
                                       ),
    .dina (mem_r_data
                            ),
    .dinb (
                 ),
    .douta (
                 )
    .doutb (cache_rdata_1
);
```

```
cache_data_2 cache_data_2(
   .clka (clk
                     ),
   .clkb (clk
                      ),
   .ena ( r_req
                    ),
   .enb ( r_req
                    ),
       ( tag_we_2 ),
   .wea
   .web ( 0 ),
   .addra (addr_buf[11:2]
                                ),
   .addrb (tag_index
                              ),
   .dina ( mem_r_data ),
   .dinb ( ),
   .douta ( )
   .doutb (cache_rdata_2 )
);
endmodule
```