

```
_____
2
                 : hall
: testl
: Mohammadreza Hendiani
3
    -- Title
4
    -- Design
5
    -- Author
6
    -- Company : MH.inc
8
9
10
    library IEEE;
11
12
    use IEEE.STD_LOGIC_1164.ALL;
13
14
    entity hall is
15
        Port ( a : in STD_LOGIC;
16
             b : in STD_LOGIC;
             c : in STD LOGIC;
17
18
             d : in STD LOGIC;
19
             z : out STD_LOGIC);
20
    end hall;
21
22
23
    architecture hall of hall is
24
25
        signal to :STD_LOGIC;
26
        signal tl :STD_LOGIC;
        signal t2 :STD_LOGIC;
signal t3 :STD_LOGIC;
signal t4 :STD_LOGIC;
27
28
29
30
31
    begin
32
33
        t0 <= b
                     or c;
        t1 <= not(c) or d;
t2 <= not(d) or b;
t3 <= t0 and t1;
34
35
36
37
        t4 <= t2
                      and t3;
38
        z <= t4
                      and a;
39
   end hall;
40
41
```



ورودی ها با همون اسمی ک توی صورت سوال هست A,B,C,D و خروجی زد. توی خط های 25 تا 29 یه تعداد سیگنال تعریف کردیم. تی صفر تا تی چهار برای اتصالات خروجی گیت هایی هست استفاده میکنیم اصل کار در خط 33 تا 38 انجام شده است به این صورت که مثلا تو خط 33 ما اومدیم اولین اور از بالا شروع کردیم بی رو با سی اور کردیم حالا فعلا خروجی رو تی صفر اسمش رو گزاشتیم یعنی توی سیگنال تی صفر ریختیم نات سی رو با دی اور کردیم بعنوان تی یک. نات دی رو با بی اور کردیم بعنوان تی یک. نات دی رو با بی اور کردیم بعنوان تی دو الان سه تا اور که داشتیم تموم شد.

```
-- Title
                                           : hal2
                                      : test2
: Mohammadreza Hendiani
: MH.inc
           -- Design
  5
          -- Author
           -- Company
         library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use ieee.std_logic_unsigned.all;
use ieee.numeric_std.all;
10
11
13
14
15
16
17
18
          entity hal2 is
Port ( clk : in STD_LOGIC;
reset : in STD_LOGIC;
control_signal : in STD_LOGIC_VECTOR(1 downto 0);
r2 in : in STD_LOGIC_VECTOR (3 downto 0);
r1_out : out STD_LOGIC_VECTOR (3 downto 0);
r2 out : out STD_LOGIC_VECTOR (3 downto 0));
20
21
22
23
24
25
26
27
28
29
30
31
           end hal2;
           architecture hal2 of hal2 is
                   signal r1 : STD_LOGIC_VECTOR(3 downto 0);
signal r2 : STD_LOGIC_VECTOR(3 downto 0);
                   signal r1 next : STD_LOGIC_VECTOR(3 downto 0);
signal add_out : STD_LOGIC_VECTOR(3 downto 0);
signal inc_out : STD_LOGIC_VECTOR(3 downto 0);
32
33
34
35
          begin
                   add_out <= r1 + r2;
inc_out <= r1 + "0001";
36
37
38
39
40
41
42
                   rl_next <= "0001" when control_signal = "00" else
add_out when control_signal = "01" else
inc_out when control_signal = "10" else
43
44
45
46
47
48
                   process(clk,reset)
                   begin
                            if(reset = '1')then
                                      r1 <= "0000";
r2 <= "0000";
                             elsif(rising_edge(clk))then
                            rl <= rl_next;
r2 <= r2_in;
end if;
49
50
51
52
53
54
55
56
57
58
                   end process;
                   rl_out <= rl;
r2_out <= r2;
           end hal2;
```



چهار تا ورودی داریم که در صورت سوال اومده دوتا خروجی در نظر گرفتیم در خط 26 و 27 که عملا برامون حکم رجیستر رو دارن در خط 31 یه سری سیگنال در نظر گرفتیم


```
: hal3
        -- Title
                               : test3
: Mohammadreza Hendiani
: MH.inc
        -- Design
        -- Author
        -- Company
        library IEEE;
        use IEEE.STD_LOGIC_1164.ALL;
use ieee.std_logic_unsigned.all;
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
30
31
32
33
34
35
36
37
38
        use ieee.numeric_std.all;
        entity hal3 is
              Port ( clk : in STD_LOGIC;

    reset : in STD_LOGIC;

    cmd : in STD_LOGIC_VECTOR (2 downto 0);

    data_in : in STD_LOGIC_VECTOR (7 downto 0);

    data_out : out STD_LOGIC_VECTOR (7 downto 0));
        end hal3;
        architecture hal3 of hal3 is
               signal data : STD_LOGIC_VECTOR(7 downto Θ);
        begin
               process(clk,reset)
               begin
                      if(reset = '1')then
                             data <= "000000000"
                      elsif(rising_edge(clk))then
if(cmd = "000")then
data <= data;
elsif(cmd = "001")then
data <= "11111111";
                              elsif(cmd = "010")then
39
40
                                    data <= "000000000";
                              elsif(cmd = "011")then
                              data <= ('0'&data(7 downto 1));
elsif(cmd = "100")then
41
42
43
44
45
46
47
48
                             data <= data(6 downto 0)&'0';
elsif(cmd = "101")then
   data <= data + 1;</pre>
                              elsif(cmd = "110")then
                                   data <= data - 1;
                             else
49
50
51
52
53
54
55
56
                                   data <= data_in;
                              end if;
                      end if;
               end process;
data_out <= data;
        end hal3;
```



یه سیگنال دیتا تعریف کردیم 8 بیت حکم رجیستر رو داره حالا خط 29 پراسس رو کلاک و ریست اکر ریست یک بود مقدار دیتا رو صفر میکنیم . در غیر این صورت اگر لبه ی بالا رونده کلاک بیاد حالا با توجه به سی ان بی تصمیم میگیریم ک چه کاری میخایم انجام بدیم ریست مون رو ها سنگ شد اگر سی ان صفر باشه هیچ اتفاقی نمی افتد هلد انجام میشه پس دیتا خودش اگر یک باشع دیتا همه بیت هاش یک