## University of Guilan Computer Engineering Department

Computer-Aided Design Homework #2 Spring 2021


## نكات مهم:

- ۱) تمرین های زیر را با نوشتن کد VHDL و Testbench مربوط به آن پیاده سازی و تست نمایید (با استفاده از ActiveHDL).
  - ۱) یک فایل **گزارش** ایجاد نموده و **خروجی های شبیهسازی** و **توضیحات** مورد نیاز را در آن قرار دهید.
- ۳) تمام فایلهای VHDL و تستبنچ و فایل گزارش را در یک پوشه با نام "CAD\_HW02\_Name" قرار دهید و rar کنید.
- ۴) فقط یک فایل rar شده به اَدرس https://www.dropbox.com/request/3knDRN3iOOxdTWABo7Nh ارسال کنید.
- ا- به کمک دستورات شرطی، توابع خروجی جدول زیر را توصیف کنید. ورودی r چهار بیتی، و خروجیها Code (دو بیتی) و when ... else (تک بیتی) هستند. (توصیه: از دستور if ... elsif ... و when ... else استفاده کنید)

input r	output	
	code	active
1	11	1
01	10	1
001-	01	1
0001	00	1
0000	00	0

۳- مدار جمع کننده چهار بیتی زیر را به دو صورت پیاده کنید:

الف) ابتدا مدار یک بلوک را بصورت ماژول جداگانه پیاده کنید، سپس با چهار بار نمونهگیری مدار جمعکننده چهار بیتی را پیاده کنید. ب) صرفا در یک ماژول و با کمک دستور حلقه و دستورات شرطی، مدار جمع کننده چهار بیتی را پیاده کنید.



مهلت تحویل: یکشنبه ۱۵ فروردین ۱۴۰۰، تا ساعت ۲۵:۵۵ (تحویل تا پنجشنبه ۲۸ اسفند: 20% نمره اضافی)

فقط یک فایل rar شده به آدرس https://www.dropbox.com/request/3knDRN3iOOxdTWABo7Nh ارسال کنید.

موفق باشید طراوت منصف، علی احمدی، سهیل فلاح مهدی امینیان