

در این پروژه، پردازنده 6 بیتی که در کلاس طراحی شده را پیاده‌سازی کرده و برای آن برنامه‌نویسی می‌کنیم.  
**توجه: این پروژه در صورتی قابل قبول است که برای آن گزارش هم نوشته شود.** در این گزارش نحوه پیاده‌سازی پردازنده و اجرای برنامه توسط آن با استفاده از عکس‌های مناسب از خروجی شبیه‌سازی نشان داده شود.

**بخش اول (40% نمره پروژه):** برای انجام این پروژه ابتدا پردازنده را با استفاده از VHDL یا Verilog پیاده‌سازی کرده و صحت عملکرد آن را با اجرای کد زیر که دو عدد 7 و 4 را با هم جمع می‌کند بررسی کنید.

LOAD R0, 7


LOAD R1, 4

ADD R0, R1

**بخش دوم (20% نمره پروژه):** با توجه به این‌که این پردازنده دستور ضرب ندارد، عمل ضرب را با استفاده از عمل جمع و به صورت نرم‌افزاری پیاده‌سازی کرده و صحت عملکرد آن را با یک مثال نشان دهید (مشابه بخش اول یک کد اسمبلی بنویسید که عمل ضرب را انجام دهد). به عنوان مثال، حاصلضرب عدد 8 در 6 را حساب کند.

**بخش سوم (40% نمره پروژه):** دستور ضرب را با کمترین سربار سخت‌افزاری به مجموعه دستورات اضافه کرده و صحت عملکرد آن را با نوشتن یک کد که حاصلضرب 8 در 6 را حساب کند نشان دهید. توجه کنید که برای این کار نیاز است تغییراتی در سخت‌افزار و کد دستورات ایجاد کنید.

**معماری پردازنده:**



**دستورات پردازنده:**

این پردازنده چهار دستور LOAD، ADD، SUB و JNZ با کد دستور (Op Code) زیر است:


کد دستور	دستور
00	LOAD
01	ADD
10	SUB
11	JNZ

قالب دستورات:

Op Code	R <sub>SRC</sub>	R <sub>DST</sub>
---------	------------------	------------------

چینش در حافظه	RTL	اسمبلی دستور			
<div>PC →</div> <table><tr><td>00 Rx 00</td></tr><tr><td>مقدار</td></tr><tr><td>دستور بعدی</td></tr></table>	00 Rx 00	مقدار	دستور بعدی	$Rx \leftarrow M[PC]$	<b>LOAD Rx, VALUE</b>
00 Rx 00					
مقدار					
دستور بعدی					
<div>PC →</div> <table><tr><td>01 Rx Ry</td></tr><tr><td>دستور بعدی</td></tr></table>	01 Rx Ry	دستور بعدی	$Rx \leftarrow Rx + Ry$	<b>ADD Rx, Ry</b>	
01 Rx Ry					
دستور بعدی					
<div>PC →</div> <table><tr><td>10 Rx Ry</td></tr><tr><td>دستور بعدی</td></tr></table>	10 Rx Ry	دستور بعدی	$Rx \leftarrow Rx - Ry$	<b>SUB Rx, Ry</b>	
10 Rx Ry					
دستور بعدی					
<div>PC →</div> <table><tr><td>11 Rx 00</td></tr><tr><td>آدرس پرش</td></tr><tr><td>دستور بعدی</td></tr></table>	11 Rx 00	آدرس پرش	دستور بعدی	$\text{If } (Rx \neq 0) \text{ PC} \leftarrow M[PC]$ $\text{else PC} \leftarrow \text{PC} + 1$	<b>JNZ Rx, Address</b>
11 Rx 00					
آدرس پرش					
دستور بعدی					


1 2



## رجیسترهای اصلی - REG

اگر به رفتار شبیه‌ساز دقت کنیم میبینیم که رجیستر دقیقاً همان رفتاری را دارد که انتظار داریم. یعنی:

- سر لبه‌ی بالارونده‌ی کلاک اگر لود یک باشد، مقدار ورودی را ذخیره میکند.
- زمانی که مقدار ذخیره شده صفر است، مقدار ZR یک و زمانی که یک است، صفر می‌شود.



```
RIN <= "010001";
WAIT FOR Clk_period * 5;
LD <= '1';
WAIT FOR Clk_period;
LD <= '0';
WAIT FOR Clk_period * 5;

RIN <= "000011";
WAIT FOR Clk_period * 5;
LD <= '1';
WAIT FOR Clk_period * 5;
LD <= '0';
WAIT FOR Clk_period * 5;


RIN <= "000000";
WAIT FOR Clk_period * 5;
LD <= '1';
WAIT FOR Clk_period * 5;
LD <= '0';
WAIT FOR Clk_period * 5;

WAIT;
```

## رجیستر دستور - IR

این رجیستر هم طبق انتظارمان عمل می‌کند. یعنی:

- سر لبه‌ی بالارونده‌ی کلاک اگر لود یک باشد، مقدار ورودی را ذخیره می‌کند.




```
RIN <= "010001";
WAIT FOR Clk_period * 5;
LD <= '1';
WAIT FOR Clk_period * 5;
LD <= '0';
WAIT FOR Clk_period * 5;

RIN <= "000011";
WAIT FOR Clk_period * 5;
LD <= '1';
WAIT FOR Clk_period * 5;
LD <= '0';
WAIT FOR Clk_period * 5;
```

## رجیستر شمارنده برنامه - PC

اگر به رفتار خروجی در شبیه‌ساز نگاه کنیم می‌بینیم که کاملاً به درستی عمل می‌کند. یعنی طبق این تست‌بنچ انتظار داشتیم که ابتدا با اعمال  $INC = 1$  در چهار کلاک، مقدار را به ۴ برسانیم. سپس با دادن  $LD = 1$  و عدد ۸، مقدار ۸ را لود کنیم. سپس مقدار لود شده را با ۲ کلاک اعمال  $INC = 1$  به ۱۰ برسانیم و در نهایت رجیستر را با دادن  $CLR = 1$  ریست کنیم. که می‌بینیم همه‌ی این اتفاقات به ترتیب رخ می‌دهند.



```
-- increase to 4 (000100)
INC <= '1';
WAIT FOR Clk_period;
WAIT FOR Clk_period;
WAIT FOR Clk_period;
WAIT FOR Clk_period;
INC <= '0';
WAIT FOR Clk_period * 5;

-- Load 8 (001000)
RIN <= "001000";
WAIT FOR Clk_period * 5;
LD <= '1';
WAIT FOR Clk_period;
LD <= '0';
WAIT FOR Clk_period * 5;

-- increase to 10 (001010)
INC <= '1';
WAIT FOR Clk_period;
WAIT FOR Clk_period;
INC <= '0';
WAIT FOR Clk_period * 5;

-- clear
CLR <= '1';
WAIT FOR Clk_period * 5;

WAIT;
```

## حافظه MEM - ROM

این بخش که یک حافظه Read Only می‌باشد هم طبق تست‌بنچ، مطابق انتظار ما عمل می‌کند.

```

CONSTANT ROM : mem_array := [
  "000001",
  "000010",
  "000100",
  "001000",
  "010000",
  "100000",
  "010000",
  "001000",
  "000100",
  "000010",
  "000001",
  "000000",
  "000000",
  "000000",
  "000000"
]


ADDRESS <= "000000";
WAIT FOR 100 ns;
ADDRESS <= "000001";
WAIT FOR 100 ns;
ADDRESS <= "000010";
WAIT FOR 100 ns;
ADDRESS <= "000011";
WAIT FOR 100 ns;
ADDRESS <= "000100";
WAIT FOR 100 ns;
ADDRESS <= "000101";
WAIT FOR 100 ns;
ADDRESS <= "000110";
WAIT FOR 100 ns;
ADDRESS <= "000111";
WAIT FOR 100 ns;
ADDRESS <= "001000";
WAIT FOR 100 ns;

```

یعنی اگر در حافظه مقادیر تصویر چپ را قرار دهیم،

سپس مانند تصویر راست، در شبیه‌سازی به ترتیب خانه‌های حافظه را وارد کنیم،


دقیقا در دیتا همان چیزی نوشته می‌شود که در خانه‌ی حافظه‌ی مورد نظرمان وجود دارد:



## کنترل‌کننده گذرگاه - BUSC

این بخش یک مالتی‌پلکسر دو به یک است که اگر سلکت صفر باشد باید مقدار MDATA و اگر یک باشد باید مقدار ALURES را در خروجی که DBUS یا گذرگاه داده است قرار دهد. طبق تست‌بنچ می‌بینیم که این بخش هم به درستی کار میکند.


```
MDATA <= "000111";  
ALURES <= "111000";  
  
SEL <= '0';  
WAIT FOR 100 ns;  
SEL <= '1';  
WAIT FOR 100 ns;
```





## واحد محاسبه و منطق - ALU

از این بخش انتظار داریم که در صورت صفر بودن CMD دو ورودی را با هم جمع کند و در صورت یک بودن، وردی اول منهای ورودی دوم را حساب کند. طبق تست‌بنچ می‌بینیم این بخش هم درست کار می‌کند.




```
IN1 <= "000101"; --5
IN2 <= "000011"; --3
WAIT FOR 100 ns;
CMD <= '0'; -- RES: "001000" --8
WAIT FOR 100 ns;
CMD <= '1'; -- RES: "000010" --2
WAIT FOR 100 ns;
```

## تعیین کننده ورودی واحد محاسبه و منطق - MUX4

اینجا یک مالتی پلکسر ۴ به ۱ داریم که ورودی و خروجی آن شش بیتی است.

طبق تست بنچ می بینم که درست کار میکند.



```


I0 <= "000001";
I1 <= "000011";
I2 <= "000111";
I3 <= "001111";
WAIT FOR 100 ns;
S0 <= '0';
S1 <= '0';
WAIT FOR 100 ns;
S0 <= '0';
S1 <= '1';
WAIT FOR 100 ns;
S0 <= '1';
S1 <= '0';
WAIT FOR 100 ns;
S0 <= '1';
S1 <= '1';

```

## واحد کنترل - ControlUnit

این واحد با توجه به ورودی‌های زیروی رجیسترهای اصلی و خروجی رجیستر دستور، خروجی مورد نیاز تقریباً تمام بقیه‌ی برنامه را تعیین می‌کند که شامل: لود رجیسترهای اصلی و شمارنده برنامه و رجیستر دستور، سلکتورهای مالتی‌پلکسرهای ورودی ALU و کنترل‌کننده گذرگاه و همچنین کامند و اینکریز و ریست می‌شود.

این بخش هم با توجه تست‌بنچ درست کار می‌کند.



```

WAIT FOR clock_period;

Reset <= '1';
ROUTIR <= "011011";
ZR0 <= '1';
ZR1 <= '1';
ZR2 <= '1';
ZR3 <= '0';

WAIT FOR clock_period;

Reset <= '0';

WAIT FOR clock_period * 4;

ROUTIR <= "000110";

WAIT FOR clock_period * 2;

ROUTIR <= "110011";

WAIT FOR clock_period * 3;

ROUTIR <= "111101";

WAIT FOR clock_period * 3;



ROUTIR <= "000000";

WAIT FOR clock_period * 4;

```


این واحد دقیقاً مطابق ویدیوی آموزشی پیاده‌سازی شده یعنی چارت ASM آن دقیقاً به همان شکل می‌باشد.

برای



## تست کامل برنامه - CPU

ابتدا شماتیک را به این شکل، طبق طراحی انجام شده، ساختیم:



سپس با استفاده از اسمبلر که با زبان سی‌شارپ نوشتیم، خواسته‌های پروژه را به کد باینری تبدیل کردیم.

برای تست این پروژه ما هر دو بخش اول و دوم را پشت هم در مموری آوردیم.

ابتدا دستورات اسمبلی بخش دوم را نوشتیم که عمل ضرب بود که با پیاده‌سازی با استفاده از دستوراتی که داشتیم انجام دادیم. یعنی ۶ بار ۸ را با خودش جمع کردیم.

سپس به صورت دستی رجیسترهای اصلی را صفر کردیم.

در نهایت برای خواسته بخش اول که جمع دو عدد ۷ و ۴ بود، کد اسمبلی را به اسمبلر نوشته شده دادیم و خروجی را در ادامه‌ی مموری نوشتیم.

یعنی سی‌پی‌یو باید ابتدا عمل ضرب ۶ در ۸ را انجام دهد و نتیجه را در رجیستر صفر بریزد.

سپس رجیسترهای اصلی را صفر کند.

سپس جمع ۷ و ۴ را انجام دهد و نتیجه را در رجیستر صفر بریزد.

این که هر دو بخش را در یک بار مموری نوشتیم، برای این بود که صحت عملکرد برنامه را خیلی بهتر بتوانیم اثبات کنیم.

به این ترتیب خواسته‌های پروژه انجام شد.


## تست بنچ کامل سی پی یو (پر کردن خانه های مموری)

```

11 ARCHITECTURE Behavioral OF MEM IS
12
13 TYPE mem_array IS ARRAY(0 TO 63) OF STD_LOGIC_VECTOR(5 DOWNTO 0);
14 CONSTANT ROM : mem_array := [
15     -----TEST Loop (second part of project) -----
16     -- 8x6 = 6 times add 8 to 8
17     "000011", -- Load R0
18     "000000", -- 0
19     "000111", -- Load R1
20     "000001", -- 1
21     "001011", -- Load R2 (counter)
22     "000110", -- 6
23     "001111", -- Load R3
24     "001000", -- 8
25     "010010", -- Add R0, R2 (mem[8])
26     "101101", -- Sub R3, R1
27     "111011", -- JNZ R3
28     "001000", -- 8 (go to mem[8])
29     -- "000000", -- HLT (commented this so cpu can continue working)
30     -----reseting registers -----
31     "000011", -- Load R0
32     "000000", -- 0
33     "000100", -- Load R1
34     "000000", -- 0
35     -- "000000", -- HLT (commented this so cpu can continue working)
36     -----TEST Add (first part of project) -----
37     "000011", -- Load R0
38     "000111", -- 7
39     "000111", -- Load R1
40     "000100", -- 4
41     "010001", -- Add R0, R1
42     "000000", -- HLT
43     "000000",
44     "000000",
45     "000000",
46     "000000",
47     "000000",

```

## نتیجه شبیه‌سازی کل سی‌پی‌یو (برای تست‌های برنامه)



## کد عمل ضرب ۶ در ۸

Load R0, 0

Load R1, 1

Load R2, 6

Load R3, 8

L0: Add R0, R2

Sub R3, R1

Jnz R3, L0

Hlt

کد باینری این بخش هم در تصویری که برای تست بنچ کامل CPU ارائه شد وجود دارد.



## بخش اضافی - اسمبلر

برای این سی‌پی‌یو یک اسمبلر با زبان سی‌شارپ نوشتیم.

برای استفاده از این برنامه ابتدا کدی که می‌خواهیم تبدیل کنیم را در فایل `codes.asb` قرار می‌دهیم.

سپس با اجرای این فایل با دستور


```
dotnet run ./codes.asb
```

کد تبدیل‌شده را در فایل `codes.bytecode` تحویل می‌گیریم و می‌توانیم در مموری `paste` کنیم.

## بخش اضافی - Exchange

باید مقدار رجیستر R0 و R1 را با هم عوض کنیم.

طبق شبیه‌سازی می‌بینیم که این کار به درستی انجام شده



```

10
11  ARCHITECTURE Behavioral OF MEM IS
12      -----
13      TYPE mem_array IS ARRAY(0 TO 63) OF STD_LOGIC_VECTOR(5 DOWNTO 0);
14      CONSTANT ROM : mem_array := [
15          -----TEST Loop (second part of project) -----
16          "000011", --Load R0
17          "001000", --8
18          "000111", --Load R1
19          "000101", --5
20          "001000", -- Load R2
21          "000000", -- 0
22          "011000", -- Add R2 R0
23          "000011", -- Load R0
24          "000000", -- 0
25          "010001", -- Add R0 R1
26          "000111", -- Load R1
27          "000000", -- 0
28          "010110", -- Add R1 R2
29          "000000", --HLT
30          "000000",
31          "000000",

```

## بخش اضافی - برنامه‌نویسی Exchange بدون رجیستر کمکی

این کار ممکن است. و منطق کد آن به شکل زیر است:

```
// Code to swap 'x' and 'y'  
x = x + y; // x now becomes 15  
y = x - y; // y becomes 10  
x = x - y; // x becomes 5
```

یعنی جابجایی دو مقدار در حافظه بدون رجیستر کمکی امکان دارد. به شرط اینکه می‌توانستیم تعیین کنیم که نتیجه‌ی تفریق به جای رجیستر اول به رجیستر دوم برود. اما سخت‌افزار و طراحی ما این محدودیت را دارد که برای عمل جمع و تفریق همیشه حاصل را در رجیستری که ابتدا نوشتیم میریزد و حق انتخاب نداریم.

## بخش سوم پروژه

برای این بخش که صورت آن اضافه کردن دستور جدید ضرب به سخت‌افزار است، نیاز است تا تغییراتی در حجم سخت‌افزار ایجاد کنیم و آن را توسعه دهیم.

تغییراتی که باید ایجاد کنیم:

- آپکد از دو بیت به سه بیت تغییر می‌کند چون نیاز داریم که به جای ۴ دستور، ۵ دستور را ساپورت کنیم که این کار با کمتر از ۳ بیت ممکن نیست.
- یک بیت زیاد کردن آپ کد باعث می‌شود تا کل گذرگاه سیستم، از ۶ بیت به ۷ بیت تغییر پیدا کند، چرا که دو بیت اول آن قبلاً آپکد بود که با زیاد شدن تعدادبیت‌های آن، حالا باید سه بیت اول را آپکد در نظر بگیریم.
- سیگنال CMD در ALU که قبلاً تک‌بیتی بود و با آن تعیین می‌کردیم که می‌خواهیم ورودی را تفریق کنیم یا جمع کنیم، حالا باید به دوبیت افزایش پیدا کند تا بتوانیم عمل ضرب هم به آن اضافه کنیم. یعنی از دو عمل می‌شود سه عمل که برای انتخاب بین سه عمل به حداقل دو بیت نیاز داریم.
- تمام رجیسترهای اصلی هم باید یکی بهشان اضافه کنیم. یعنی به این شکل:

R0 ----> R00, R01

R1 ----> R10, R11

R2 ----> R20, R21

R3 ----> R30, R31

این به این خاطر است که حاصل ضرب  $n$  بیت در  $m$  بیت به حداکثر  $n+m$  بیت نیاز دارد یعنی برای ضرب ۶ بیت در ۶ بیت به حداکثر ۱۲ بیت نیاز داریم که می‌توانیم بخش اول بیت‌ها را در رجیستر صفرم و بخش دوم را در رجیستر یکم از هر رجیستر ذخیره کنیم.

- به همین نسبت ZRهای واحد کنترل و لودهای رجیسترها که توسط واحد کنترل تعیین می‌شوند هم دوبرابر می‌شود.

مراحل انجام کار به همین شکلی است که مطرح شد و با دنبال کردن آن و افزایش حجم سخت‌افزارها می‌توان به نتیجه رسید.