در اين پروژه، پردازنده 6 بيتي كه در كلاس طراحي شده را پيادهسازي كرده و براي آن برنامهنويسي ميكنيم.

توجه: این پروژه در صورتی قابل قبول است که برای آن گزارش هم نوشته شود. در این گزارش نحوه پیادهسازی پردازنده و اجرای برنامه توسط آن با استفاده از عکسهای مناسب از خروجی شبیهسازی نشان داده شود.


بخش اول (**40% نمره پروژه)**: براي انجام اين پروژه ابندا پردازنده را با استفاده از VHDL يا Verilog پيادهسازي كرده و صحت عملكرد آن را با اجراي كد زير كه دو عدد 7 و 4 را با هم جمع ميكند بررسي كنيد.

LOAD R0, 7 LOAD R1, 4 ADD R0, R1

بخش دوم (20% نمره پروژه): با توجه به این که این پردازنده دستور ضرب ندارد، عمل ضرب را با استفاده از عمل جمع و به صورت نرمافز اري پيادهسازي کرده و صحت عملکرد آن را با يك مثال نشان دهيد (مشابه بخش اول یک کد اسمبلی بنویسید که عمل ضرب را انجام دهد). به عنوان مثال، حاصلضرب عدد 8 در 6 را حساب کند.

بخش سوم (**40% نمره پروژه):** دستور ضرب را با کمترین سربار سختافزاری به مجموعه دستورات اضافه کرده و صحت عملکرد آن را با نوشتن یک کد که حاصلضرب 8 در 6 را حساب کند نشان دهید. توجه کنید که برای این کار نیاز است تغییراتی در سختافزار و کد دستورات ایجاد کنید.

#### معماری پردازنده:



#### دستورات پردازنده:

این پردازنده چهار دستور LOAD، ADD، SUB و JNZ با کد دستور (Op Code) زیر است:


کد دستور	دستور
00	LOAD
01	ADD
10	SUB
11	JNZ

#### قالب دستورات:

Op Code R<sub>SRC</sub> R<sub>DST</sub>

چینش در حافظه	RTL	اسمبلی دستور
00 Rx 00 مقدار معدى دستور بعدى	$Rx \leftarrow M[PC]$	LOAD Rx, VALUE
01 Rx Ry PC → دستور بعدی	Rx ← Rx + Ry	ADD Rx, Ry
10 Rx Ry PC → دستور بعدی	Rx ← Rx - Ry	SUB Rx, Ry
11 Rx 00 آدرس پرش دستور بعدی	If $(Rx != 0) PC \leftarrow M[PC]$ else $PC \leftarrow PC + 1$	JNZ Rx, Address


### چارت ASM براي طراحي واحد كنترل:



### رجيسترهای اصلی - REG

اگر به رفتار شبیه ساز دقت کنیم میبینیم که رجیستر دقیقا همان رفتاری را دارد که انتظار داریم. یعنی:

- سر لبهی بالاروندهی کلاک اگر لودیک باشد، مقدار ورودی را ذخیره میکند.
- زمانی که مقدار ذخیره شده صفر است، مقدار ZR یک و زمانی که یک است، صفر می شود.




```
RIN <= "010001";
WAIT FOR Clk_period * 5;
LD <= '1';
WAIT FOR Clk period;
LD <= '0';
WAIT FOR Clk_period * 5;
RIN <= "000011";
WAIT FOR Clk period * 5;
LD <= '1':
WAIT FOR Clk period * 5;
LD <= '0';
WAIT FOR Clk period * 5;
RIN <= "000000";
WAIT FOR Clk period * 5;
LD <= '1';
WAIT FOR Clk period * 5;
LD <= '0';
WAIT FOR Clk period * 5;
WAIT;
```

#### رجيستر دستور - IR

این رجیستر هم طبق انتظار مان عمل میکند. یعنی:


- سر لبهی بالاروندهی کلاک اگر لودیک باشد، مقدار ورودی را ذخیره میکند.



```
RIN <= "010001";
WAIT FOR Clk_period * 5;
LD <= '1';
WAIT FOR Clk_period * 5;
LD <= '0';
WAIT FOR Clk_period * 5;
RIN <= "000011";
WAIT FOR Clk_period * 5;
LD <= '1';
WAIT FOR Clk_period * 5;
LD <= '0';
WAIT FOR Clk_period * 5;
```

### ر جیستر شمارنده برنامه - PC

اگر به رفتار خروجی در شبیهساز نگاه کنیم میبینیم که کاملا به درستی عمل میکند. یعنی طبق این تستبنج انتظار داشتیم که ابتدا با اعمال INC = 1 در چهار کلاک، مقدار را به ۴ برسانیم. سیس با دادن LD = 1 و عدد ۸، مقدار ۸ را لود کنیم. سیس مقدار لود شده را با ۲ کلاک اعمال INC = 1 برسانیم و در نهایت رجیستر را با دادن CLR = 1 ریست کنیم. که میبینیم همهی این اتفاقات به ترتیب رخ میدهند.



```
INC <= '1';
WAIT FOR Clk period;
WAIT FOR Clk period;
WAIT FOR Clk period;
WAIT FOR Clk_period;
INC <= '0';
WAIT FOR Clk_period * 5;
RIN <= "001000";
WAIT FOR Clk_period * 5;
LD <= '1';
WAIT FOR Clk period;
LD <= '0';
WAIT FOR Clk_period * 5;
INC <= '1';
WAIT FOR Clk_period;
WAIT FOR Clk_period;
INC <= '0';
WAIT FOR Clk_period * 5;
CLR <= '1';
WAIT FOR Clk period * 5;
WAIT;
```

#### حافظه MEM - ROM

این بخش که یک حافظه Read Only میباشد هم طبق تستبنچ، مطابق انتظار ما عمل میکند.

```
CONSTANT ROM: mem_array := []
"000001",
"000010",
"000100",
"010000",
"100000",
"010000",
"000100",
"000010",
"000000",
"000000",
"000000",
"000000",
"000000",
"000000",
"000000",
"0000000",
"0000000",
"0000000",
"0000000",
"0000000",
"0000000",
"0000000",
"0000000",
"0000000",
"0000000",
"0000000",
"0000000",
"0000000",
"0000000",
"0000000",
"0000000",
"0000000",
"0000000",
"0000000",
"0000000",
"0000000",
"0000000",
"0000000",
"0000000",
"0000000",
"0000000",
"0000000",
"0000000",
"0000000",
"0000000",
"0000000",
"0000000",
"0000000",
"0000000",
"0000000",
"0000000",
"0000000",
"0000000",
"0000000",
"0000000",
"0000000",
"0000000",
"0000000",
"0000000",
"0000000",
"0000000",
"0000000",
"0000000",
"0000000",
"0000000",
"0000000",
"0000000",
"0000000",
"0000000",
"0000000",
"0000000",
"0000000",
"0000000",
"0000000",
"0000000",
"0000000",
"0000000",
"0000000",
"0000000",
"0000000",
"0000000",
"0000000",
"0000000",
"0000000",
"0000000",
"0000000",
"0000000",
"0000000",
"0000000",
"0000000",
"0000000",
"0000000",
"0000000",
"0000000",
"0000000",
"0000000",
"0000000",
"0000000",
"0000000",
"0000000",
"0000000",
"0000000",
"0000000",
"0000000",
"0000000",
"0000000",
"0000000",
"0000000",
"0000000",
"0000000",
"0000000",
"0000000",
"0000000",
"0000000",
"0000000",
"0000000",
"000000",
"0000000",
"0000000",
"0000000",
"0000000",
"0000000",
"0000000",
"0000000",
"0000000",
"0000000",
"0000000",
"0000000",
"0000000",
"0000000",
"0000000",
"0000000",
"0000000",
"0000000",
"0000000",
"0000000",
"0000000",
"0000000",
"0000000",
"0000000",
"0000000",
"0000000",
"0000000",
"0000000",
"0000000",
"0000000",
"0000000",
"0000000",
"0000000",
"0000000",
"0000000",
"0000000",
"0000000",
"0000000",
"0000000",
"0000000",
"0000000",
"0000000",
"0000000",
"0000000",
"0000000",
"0000000",
"000000",
"000000",
"000000",
"000000",
"000000",
"000000",
"00000",
"00000",
"00000",
"00000",
"00000",
"0000",
"0000",
"0000",
"0000",
"0000",
"0000",
"0000",
"0000",
"0000",
"0000",
"0000",
"000",
"000",
"000",
"000",
"000",
"000",
"000",
"000",
"
```

```
ADDRESS <= "000000";
WAIT FOR 100 ns;
ADDRESS <= "000001";
WAIT FOR 100 ns;
ADDRESS <= "000010";
WAIT FOR 100 ns;
ADDRESS <= "000011";
WAIT FOR 100 ns;
ADDRESS <= "000100";
WAIT FOR 100 ns;
ADDRESS <= "000101":
WAIT FOR 100 ns;
ADDRESS <= "000110";
WAIT FOR 100 ns;
ADDRESS <= "000111";
WAIT FOR 100 ns;
ADDRESS <= "001000";
WAIT FOR 100 ns;
```

یعنی اگر در حافظه مقادیر تصویر چپ را قرار دهیم،

سپس مانند تصویر راست، در شبیهسازی به ترتیب خانههای حافظه را وارد کنیم،

دقیقا در دیتا همان چیزی نوشته میشود که در خانهی حافظهی مورد نظرمان وجود دارد:



	100 ns	200 ns	300 ns	400 ns	500 ns	600 ns	700 ns	800 ns	900 ns 1,
000	000	000001	000010	000011	000100	000101	000110	000111	001000
000	001	000010	000100	001000	010000	100000	010000	001000	000100
				l		1			

## کنترلکننده گذرگاه - BUSC


این بخش یک مالتی پلکسر دو به یک است که اگر سلکت صفر باشد باید مقدار MDATA و اگر یک باشد باید مقدار ALURES را در خروجی که DBUS یا گذرگاه داده است قرار دهد. طبق تستبنج میبینیم که این بخش هم به درستی کار میکند.

```
MDATA <= "000111";
ALURES <= "111000";
SEL <= '0';
WAIT FOR 100 ns;
SEL <= '1';
WAIT FOR 100 ns;
```

Ī	Name	Value		100 ns	200 ns	300 ns	400 ns	500 ns	600 ns	700 ns	800 ns	900 ns	1,00
	▶ 📆 mdata(5:0) ▶ 🖏 alures(5:0)	000111	000000	K				000111					
	▶ 📆 alures(5:0)	111000	000000	k				111000					
	le sel	1											
П	▶ <b>■</b> dbus[5:0]	111000	000000	000111	k			111	000				

### واحد محاسبه و منطق - ALU

از این بخش انتظار داریم که در صورت صفر بودن CMD دو ورودی را با هم جمع کند و در صورت یک بودن، وردی اول منهای ورودی دوم را حساب کند. طبق تستبنچ میبینیم این بخش هم درست کار میکند.



```
IN1 <= "000101"; --5
IN2 <= "000011"; --3
WAIT FOR 100 ns;
CMD <= '0'; -- RES: "001000" --8
WAIT FOR 100 ns;
CMD <= '1'; -- RES: "000010" --2
WAIT FOR 100 ns;
```

#### تعیین کننده ورودی واحد محاسبه و منطق - MUX4

اینجا یک مالتی پلکسر ۴ به ۱ داریم که ورودی و خروجی آن شش بیتی است.

طبق تستبنچ میبینم که در ست کار میکند.



```
I0 <= "000001";</pre>
I1 <= "000011";
I2 <= "000111";
I3 <= "001111";
WAIT FOR 100 ns;
S0 <= '0';
S1 <= '0';
WAIT FOR 100 ns;
S0 <= '0';
S1 <= '1';
WAIT FOR 100 ns;
S0 <= '1';
S1 <= '0';
WAIT FOR 100 ns;
SØ <= '1';
S1 <= '1';
```

### واحد كنترل - ControlUnit

این واحد با توجه به ورودی های زیروی رجیستر های اصلی و خروجی رجیستر دستور، خروجی مورد نیاز تقریبا تمام بقیهی برنامه را تعیین میکند که شامل: لود رجیسترهای اصلی و شمارنده برنامه و رجیستر دستور، سلکتورهای مالتیپلکسرهای ورودی ALU و کنترلکننده گذرگاه و همچنین کامند و اینکریز و ریست میشود.


این بخش هم با توجه تستبنج در ست کار میکند.




```
WAIT FOR clock_period;
Reset <= '1';
ROUTIR <= "011011";
ZR0 <= '1';
ZR1 <= '1';
ZR2 <= '1';
ZR3 <= '0';
WAIT FOR clock period;
Reset <= '0';
WAIT FOR clock_period * 4;
ROUTIR <= "000110";
WAIT FOR clock_period * 2;
ROUTIR <= "110011";
WAIT FOR clock period * 3;
ROUTIR <= "111101";
WAIT FOR clock_period * 3;
ROUTIR <= "000000";
WAIT FOR clock_period * 4;
```

این و احد دقیقا مطابق ویدیوی آموزشی پیادهسازی شده یعنی چارت ASM آن دقیقا به همان شکل میباشد.


## تصوير ASM واحد كنترل





#### تست کامل بر نامه ـ CPU

ابتدا شماتیک را به این شکل، طبق طراحی انجام شده، ساختیم:



سپس با استفاده از اسمبلر که با زبان سیشار پ نوشتیم، خواسته های پروژه را به کد باینری تبدیل کر دیم.

برای تست این پروژه ما هر دو بخش اول و دوم را پشت هم در مموری آوردیم.

ابتدا دستورات اسمبلی بخش دوم را نوشتیم که عمل ضرب بود که با پیادهسازی با استفاده از دستوراتی که داشتیم انجام دادیم. يعنى ۶ بار ۸ را با خودش جمع كرديم.

سیس به صورت دستی رجیستر های اصلی را صفر کردیم.

در نهایت برای خواسته بخش اول که جمع دو عدد ۷ و ۴ بود، کد اسمبلی را به اسمبلر نوشته شده دادیم و خروجی را در ادامهی مموری نوشتیم.

یعنی سی پی یو باید ابتدا عمل ضرب ۶ در ۸ را انجام دهد و نتیجه را در رجیستر صفر بریزد.

سپس رجیسترهای اصلی را صفر کند.


سپس جمع ۷ و ۴ را انجام دهد و نتیجه را در رجیستر صفر بریزد.

این که هر دو بخش را در یک بار مموری نوشتیم، برای این بود که صحت عملکرد برنامه را خیلی بهتر بتوانیم اثبات کنیم. به این ترتیب خو استههای بروژه انجام شد.

## تستبنچ کامل سیپییو (پر کردن خانههای مموری)

```
ARCHITECTURE Behavioral OF MEM IS
    TYPE mem_array IS ARRAY(0 TO 63) OF STD_LOGIC_VECTOR(5 DOWNTO 0);
    CONSTANT ROM : mem array := (
        "000000", -- 0
        "000111", -- Load R1
       "000110", -- 6
       "010010", -- Add R0, R2 (mem[8])
        "001000", -- 8 (go to mem[8])
        "000011", -- Load R0
        "000100", -- Load R1
        "000000", -- 0
        "000111", -- load R1
        "000100". -- 4
        "000000", -- HLT
        "000000",
        "000000",
        "000000",
        "000000".
        "000000",
```

## نتیجه شبیهسازی کل سیپییو (برای تستهای برنامه)



## کد عمل ضرب ۶ در ۸

Load RO, 0

Load R1, 1

Load R2, 6

Load R3, 8

L0: Add R0, R2

Sub R3, R1

Jnz R3, L0

Hlt

کد باینری این بخش هم در تصویری که برای تست بنج کامل CPU ارائه شد و جود دارد.

# بخش اضافی - اسمبلر

برای این سیپییو یک اسمبلر با زبان سیشارپ نوشتیم.

برای استفاده از این برنامه ابتدا کدی که میخواهیم تبدیل کنیم را در فایل codes.asb قرار میدهیم.

سیس با اجرای این فایل با دستور


dotnet run ./codes.asb

کد تبدیل شده را در فایل codes.bytecode تحویل میگیریم و میتوانیم در مموری paste کنیم.

## بخش اضافی - Exchange

باید مقدار رجیستر RO و R1 را با هم عوض کنیم.

طبق شبیهسازی میبینیم که این کار به در ستی انجام شده



```
ARCHITECTURE Behavioral OF MEM IS
    TYPE mem_array IS ARRAY(0 TO 63) OF STD_LOGIC_VECTOR(5 DOWNTO 0);
    CONSTANT ROM : mem_array := (
        "000011", --Load R0
        "001000", --8
        "001000", -- Load R2
        "011000", -- Add R2 R0
        "000011", -- Load R0
        "000000", -- 0
        "000111", -- Load R1
        "000000", -- 0
        "010110", -- Add R1 R2
        "000000", --HLT
        "000000",
```

## بخش اضافی - برنامهنویسی Exchange بدون رجیستر کمکی

این کار ممکن است. و منطق کد آن به شکل زیر است:

```
// Code to swap 'x' and 'y'
x = x + y; // x now becomes 15
y = x - y; // y becomes 10
x = x - y; // x becomes 5
```

یعنی جابجایی دو مقدار در حافظه بدون رجیستر کمکی امکان دارد. به شرط اینکه میتو انستیم تعیین کنیم که نتیجهی تفریق به جای رجیستر اول به رجیستر دوم برود. اما سخت افزار و طراحی ما این محدودیت را دارد که برای عمل جمع و تفریق همیشه حاصل را در رجیستری که ابتدا نوشتیم میریزد و حق انتخاب نداریم.

### بخش سوم پروژه

برای این بخش که صورت آن اضافه کردن دستور جدید ضرب به سخت افزار است، نیاز است تا تغییراتی در حجم سخت افزار ایجاد کنیم و آن را توسعه دهیم.

#### تغییراتی که باید ایجاد کنیم:

- آپکد از دو بیت به سه بیت تغییر میکند چون نیاز داریم که به جای ۴ دستور، ۵ دستور را ساپورت کنیم که این کار با کمتر از ۳ بیت ممکن نیست.
  - یک بیت زیاد کردن آپ کد باعث می شود تا کل گذرگاه سیستم، از ۶ بیت به ۷ بیت تغییر پیدا کند، چرا که دو بیت اول آن قبلا آپکد در نظر بگیریم.
- سیگنال CMD در ALU که قبلا تکبیتی بود و با آن تعیین میکردیم که میخواهیم ورودی را تفریق کنیم یا جمع کنیم، حالا باید به دوبیت افز ایش پیدا کند تا بتوانیم عمل ضرب هم به آن اضافه کنیم. یعنی از دو عمل می شود سه عمل که برای انتخاب بین سه عمل به حداقل دو بیت نیاز داریم.
  - تمام رجیستر های اصلی هم باید یکی بهشان اضافه کنیم. یعنی به این شکل:

R0 ----> R00, R01

R1 ----> R10, R11

R2 ----> R20, R21

R3 ----> R30, R31

این به این خاطر است که حاصل ضرب nبیت در mبیت به حداکثر n+m بیت نیاز دارد یعنی برای ضرب ۴بیت در ۴بیت به حداکثر ۲۲ بیت نیاز داریم که میتوانیم بخش اول بیتهارا در رجیستر صفرم و بخش دوم را در رجیستر یکم از هر رجیستر ذخیره کنیم.

- به همین نسبت ZRهای واحد کنترل و لودهای رجیسترها که توسط واحد کنترل تعیین میشوند هم دوبر ابر میشود.

مراحل انجام کار به همین شکلی است که مطرح شد و با دنبال کردن آن و افزایش حجم سخت افزار ها میتوان به نتیجه رسید.