# Set de Instrucciones de la Familia PIC18

#### Resumen del Set de Instrucciones

### Operaciones de Movimiento de Datos

Nemónico,		Descripción	Ciclos	Instrucción de 16 bits			Estatus Afectado	Notas	
Operandos									
				MSB		LSB			
MOVLB	k	Movimiento literal a BSR<3:0>	1	0000	0001	0000	k k k k	Ninguno	_
MOVLW	k	Movimiento literal a WREG	1	0000	1110	k k k k	k k k k	Ninguno	1
MOVF	f,d,a	Mover f	1	0101	0 0 d a	ffff	ffff	Z   N   -   -   OV	_
MOVFF	$f_s, f_d$	Mover $f_s \rightarrow f_d$	2	1100	ffff	ffff	ffff	Ninguno	_
				1111	ffff	ffff	ffff		
MOVWF	f,a	Mover WREG→f	1	0110	1 1 1 a	ffff	ffff	Ninguno	_
SWAPF	f,d,a	Swap nibbles en f	1	0011	1 0 d a	ffff	ffff	Ninguno	2
		Operaciones 1	Memoria de	datos ↔	Memori	a de prog	grama		
TBLRD*		Table Read	2	0000	0000	0000	1000	Ninguno	_
TBLRD*+		Table Read con post-incremento	2	0000	0000	0000	1001	Ninguno	_
TBLRD*-		Table Read con post-decremento	2	0000	0000	0000	1010	Ninguno	-
TBLRD+*		Table Read con pre-incremento	2	0000	0000	0000	1011	Ninguno	-
TBLWR*		Table Write	2	0000	0000	0000	1100	Ninguno	5
TBLWR*+		Table Write con post-incremento	2	0000	0000	0000	1101	Ninguno	5
TBLWT*-		Table Write con post-decremento	2	0000	0000	0000	1110	Ninguno	5
TBLWT+*		Table Write con pre-incremento	2	0000	0000	0000	1111	Ninguno	5

### Operaciones Aritméticas Básicas

Nemónico, Descripción Operandos			Ciclos	Instrucción de 16 bits					Estatus Afectado				Notas
				MSB		LSB							
ADDLW	k	Sumar literal y WREG	1	0000	1111	k k k k	k k k k	C	DC	Z	N	OV	_
ADDWF	f,d,a	Sumar WREG y f	1	0010	0 1 da 0	ffff	ffff	C	DC	Z	N	OV	_
ADDWFC	f,d,a	Sumar WREG + f + Carry	1	0010	0 d a	ffff	ffff	C	DC	Z	N	OV	_
MULLW	k	Multiplicar literal y WREG	1	0000	1 1 0 1	k k k k	k k k k	Nin	guno				_
MULWF	f,a	Multiplicar WREG con f	1	0010	0 0 1 a	ffff	ffff	Nin	guno				_

SUBLW	k	Restar WREG de literal	1	0000	1000	k k k k	k k k k	C	DC	Z	N	OV	_
SUBWF	f,d,a	Restar WREG de f	1	0 1 0 1	1 1 d a	ffff	ffff	C	DC	Z	N	OV	_
SUBWFB	f,d,a	Restar WREG de f con préstamo	1	0101	1 0 d a	ffff	ffff	C	DC	Z	N	OV	_
CLRF	f,a	Limpiar f	1	0001	1 1 d a	ffff	ffff	_	_	Z	N	OV	_
DECF	f,d,a	Decrementa f	1	0000	0 0 d a	ffff	ffff	C	DC	Z	N	OV	1,2
DECFSZ	f,d,a	Decrementa f, omite próxima	1(2 o 3)	0010	1 1 d a	ffff	ffff	Ning	guno				2
		instrucción si es "0".											
DECFSZ	f,d,a	Decrementa f, omite próxima	1(2 o 3)	0100	1 1 d a	ffff	ffff	Ning	guno				_
		instrucción si no es "0".											
INCF	f,d,a	Incrementa f	1	0010	1 0 d a	ffff	ffff	C	DC	Z	N	OV	1,2
INCFSZ	f,d,a	Incrementa f, omite próxima	1(2 o 3)	0 0 1 1	1 1 d a	ffff	ffff	Ning	guno				2
		instrucción si es "0".											
INCFSZ	f,d,a	Incrementa f, omite próxima	1(2 o 3)	0100	1 0 d a	ffff	ffff	Ning	guno	•	•		_
		instrucción si no es "0".											
SETF	f,a	Pon el unos el registro f	1	0 1 1 0	1 0 0 a	ffff	ffff	Nin	guno				_

Operaciones Lógicas y de Comparación.

Nemónico Operandos	,	Descripción	Ciclos	Instrucción de 16 bits				E	Estatus Afectado				Notas
1				MSB		LSB							
ANDLW	k	Literalmente AND con WREG	1	0000	1111	k k k k	k k k k	Z	N	_	_	_	_
ANDWF	f,d,a	AND de WREG con f	1	0001	0 1 d a	ffff	ffff	Z	N	_	_	_	_
COMF	f,d,a	Negación en complemento a "1" de f	1	0 0 0 1	11da	ffff	ffff	Z N			_	_	
CPFSEQ	f,a	Compara f con WREG, y omite la próxima instrucción =	1(2 o 3)	0110	0 0 1 a	ffff	ffff	Ninguno				2	
CPFSGT	f,a	Compara f con WREG, y omite la próxima instrucción >	1(2 o 3)	0110	0 1 0 a	ffff	ffff	Nin	guno				2
CPFSLT	f,a	Compara f con WREG, y omite la próxima instrucción <	1(2 o 3)	0110	0 0 0 a	ffff	ffff	Nin	guno				_
IORLW	k	Literalmente OR con WREG	1	0000	1001	k k k k	k k k k	Z	N	_	_	_	_
IORWF	f,d,a	OR de WREG con f	1	0001	0 0 d a	ffff	ffff	Z	N	_	_	_	_
LFSR	LFSR f,k Mover literalmente (12 bits) el 2do Word del reg. FSRx a su 1er Word.			11110	1110	00ff kkkk	k k k k k k k k	Nin	guno				_

NEGF	f,a	Negación en complemento a "2" de f	1	0110	1 1 0 a	ffff	ffff	С	DC	Z	N	OV	_
	0.1					2222	2222			3.7			
RLCF	f,d,a	Rotación a la izquierda con carry	1	0 0 1 1	0 1 d a	ffff	ffff	C	Z	N	_	_	_
RLNCF	f,d,a	Rotación a la izquierda sin carry	1	0100	0 1 d a	ffff	ffff	Z	N	-	-	_	_
RRCF	f,d,a	Rotación a la derecha con carry	1	0 0 1 1	0 0 d a	ffff	ffff	C	Z	N	_	_	_
RRNCF	f,d,a	Rotación a la derecha sin carry	1	0100	0 0 d a	ffff	ffff	Z	N	-	-	_	_
TSTFSZ	f,a	Prueba reg. f y omite próxima	1(2 o 3)	0110	1 0 d a	ffff	ffff	Ning	guno				_
		instrucción si este es cero.	, ,										
XORLW	k	Literalmente OR Exclusiva con	1	0000	1010	k k k k	k k k k	Z	N	_	_	_	_
		WREG											
XORWF	f,d,a	OR Exclusiva de WREG con f	1	0001	1 0 d a	k k k k	k k k k	Z	N	_	_		_

Operaciones Orientadas a Manejo de Bits con Registros

Nemónico, Operandos		Descripción	Ciclos	Instrucción de 16 bits			Estatus Afectado	Notas	
Operando	<b>.</b>			MSB		LSB			
BCF	f,b,a	Limpiar un bit del registro f	1	1001	b b b a	ffff	ffff	Ninguno	_
BSF	f,b,a	Poner a "1" un bit del registro f	1	1000	bbba	ffff	ffff	Ninguno	<b>1</b> –
BTFSC	f,b,a	Prueba un bit del registro f, y omite la próxima instrucción si este es "0".	\ /	1011	b b b a	ffff	ffff	Ninguno	1,2
BTFSS	f,b,a	Prueba un bit del registro f, y omite la próxima instrucción si este es "1".	1(2 o 3)	1010	b b b a	ffff	ffff	Ninguno	1,2
BTG	f,b,a	Cambia de estado el bit seleccionado (toggle).	1	0111	b b b a	ffff	ffff	Ninguno	_

Operaciones de Control

Nemónico, Operandos			n	Ciclos	Ir	Instrucción de 16 bits			Estatus Afectado	Notas		
		Nota: bra	anch –	→ Salto			MSB		LSB			
BC	n	Salta si	С	=	1	1(2)	1110	0010	nnnn	nnnn	Ninguno	_
BN	n	Salta si	N	=	1	1(2)	1110	0110	nnnn	nnnn	Ninguno	_
BNC	n	Salta si	C	=	0	1(2)	1110	0 0 1 1	nnnn	nnnn	Ninguno	
BNN	n	Salta si	N	=	0	1(2)	1110	0 1 1 1	nnnn	nnnn	Ninguno	_

BNOV	n	Salta si OV = 0	1(2)	1110	0 1 0 1	nnnn	nnnn	Ninguno	
	1								
BNZ	n	Salta si $Z = 0$	2	1110	0001	nnnn	nnnn	Ninguno	_
BOV	n	Salta si OV = 1	1(2)	1110	0100	n n n n	nnnn	Ninguno	_
BZ	n	Salta si $Z = 1$	1(2)	1110	$0\ 0\ 0\ 0$	nnnn	nnnn	Ninguno	_
BRA	n	Salta incondicionalmente	2	1101	0 n n n	nnnn	nnnn	Ninguno	_
CALL	n,s	Salto a subrutina	2	1110	1 1 0 s	k k k k	k k k k	Ninguno	_
				1111	k k k k	k k k k	k k k k		
CLRWDT	_	Limpia el Timer del Watch Dog	1	0000	0000	0000	0 1 0 0	$\overline{TO}$ , $\overline{PD}$	_
GOTO	n	Ve a la dirección indicada	2	1110	1111	k k k k	k k k k	Ninguno	_
				1111	k k k k	k k k k	k k k k		
NOP	_	Ninguna Operación	1	0000	0000	0000	0000	Ninguno	_
NOP	_	Ninguna Operación	1	1111	XXXX	X X X X	XXXX	Ninguno	_
POP	_	Salvar en el Stack	1	0000	0000	0000	0110	Ninguno	2
PUSH	_	Rescatar del Stack	1	0000	0000	0000	0 1 0 1	Ninguno	_
RCALL	n	Llamado relativo	2	1101	1 n n n	nnnn	nnnn	Ninguno	_
RESET	_	Reset hecho por software	1	0000	0000	1111	1111	Todos	
RETFIE	S	Retornar de un servicio de inte- rrupción (IE = Interrupt Enable)	2	0000	0 0 0 0	0 0 0 1	0 0 0 s	GIE/GIEH, PEIE/GIEL	_
RETLW	k	Retorno de subrutina con literal en WREG	2	0000	1100	k k k k	k k k k	Ninguno	_
RETURN	S	Retorno de subrutina (normalmente utilizada)	2	0000	0 0 0 0	0 0 0 1	0 0 1 k	Ninguno	_
SLEEP	_	Pon al procesador inactivo (standby mode)	1	0000	0000	0000	0 0 1 1	$\overline{TO}$ , $\overline{PD}$	_

Nota:	1:	Si el Program Counter (PC) es modificado o una prueba (test) condicional es verdadera, la instrucción requiere de dos ciclos. El
		segundo ciclo es ejecutado como un "NOP".
	2:	Algunas instrucciones son de dos Words (32 bits). El segundo Word de esta instrucción será ejecutada como un "NOP", a menos que
		el primer Word solo requiera la información contenida en estos 16 bits. Esto asegura que todas las localidades de la memoria de
		programa contengan instrucciones válidas.
	3:	Si el "TABLE WRITE" empieza un ciclo de escritura a la memora interna, la escritura continuará hasta que esta sea terminada.

Campo												
b	$0 \le b \le 7$	Denominación utilizada para determinar de qué bit se trata o	dentro de un byte.									
d	d = 0	# · ·										
	d = 1 El resultado o dato es almacenado en el registro f											
a	a = 0	Acceso directo a una localidad específica de la RAM de datos.	<b>Nota:</b> Si este campo se omite se									
	a = 1 El banco de RAM es especificado por el registro BSR. $a = 0$ , lo cual permite manejar a la RAM linealmente.											
k		La "k" corresponde a la llamada "literal o	$k = 0xNN \rightarrow Dato hex$	k=NN→Dato decimal								
		constante inmediata".	k = nnnn nnnn →Dato Binario	<b>Nota:</b> $0 \le k \le 255$								
$f_{\rm s}$		Registro fuente	<b>Nota</b> : Los registros "f" son p									
$f_d$		Registro destino	localidades referentes a la mo	emoria de datos.								
n		Dirección										

## Mapa en la Memoria de Datos de los Registros Especiales.

Address	Name	Address	Name	Address	Name	Address	Name
FFFh	TOSU	FDFh	INDF2 <sup>(3)</sup>	FBFh	CCPR1H	F9Fh	IPR1
FFEh	TOSH	FDEh	POSTINC2 <sup>(3)</sup>	FBEh	CCPR1L	F9Eh	PIR1
FFDh	TOSL	FDDh	POSTDEC2(3)	FBDh	CCP1CON	F9Dh	PIE1
FFCh	STKPTR	FDCh	PREINC2 <sup>(3)</sup>	FBCh	CCPR2H	F9Ch	
FFBh	PCLATU	FDBh	PLUSW2 <sup>(3)</sup>	FBBh	CCPR2L	F9Bh	2000 — (188)
FFAh	PCLATH	FDAh	FSR2H	FBAh	CCP2CON	F9Ah	
FF9h	PCL	FD9h	FSR2L	FB9h		F99h	
FF8h	TBLPTRU	FD8h	STATUS	FB8h		F98h	
FF7h	TBLPTRH	FD7h	TMR0H	FB7h		F97h	而第一条图
FF6h	TBLPTRL	FD6h	TMR0L	FB6h		F96h	TRISE <sup>(2)</sup>
FF5h	TABLAT	FD5h	T0CON	FB5h	<u> </u>	F95h	TRISD <sup>(2)</sup>
FF4h	PRODH	FD4h		FB4h		F94h	TRISC
FF3h	PRODL	FD3h	OSCCON	FB3h	TMR3H	F93h	TRISB
FF2h	INTCON	FD2h	LVDCON	FB2h	TMR3L	F92h	TRISA
FF1h	INTCON2	FD1h	WDTCON	FB1h	T3CON	F91h	
FF0h	INTCON3	FD0h	RCON	FB0h		F90h	
FEFh	INDF0 <sup>(3)</sup>	FCFh	TMR1H	FAFh	SPBRG	F8Fh	
FEEh	POSTINCO(3)	FCEh	TMR1L	FAEh	RCREG	F8Eh	
FEDh	POSTDEC0 <sup>(3)</sup>	FCDh	T1CON	FADh	TXREG	F8Dh	LATE <sup>(2)</sup>
FECh	PREINC0 <sup>(3)</sup>	FCCh	TMR2	FACh	TXSTA	F8Ch	LATD <sup>(2)</sup>
FEBh	PLUSW0 <sup>(3)</sup>	FCBh	PR2	FABh	RCSTA	F8Bh	LATC
FEAh	FSR0H	FCAh	T2CON	FAAh		F8Ah	LATB
FE9h	FSR0L	FC9h	SSPBUF	FA9h	EEADR	F89h	LATA
FE8h	WREG	FC8h	SSPADD	FA8h	EEDATA	F88h	
FE7h	INDF1 <sup>(3)</sup>	FC7h	SSPSTAT	FA7h	EECON2	F87h	<u> </u>
FE6h	POSTINC1(3)	FC6h	SSPCON1	FA6h	EECON1	F86h	<del>-</del>
FE5h	POSTDEC1(3)	FC5h	SSPCON2	FA5h	700 — Table	F85h	- L
FE4h	PREINC1 <sup>(3)</sup>	FC4h	ADRESH	FA4h	_	F84h	PORTE <sup>(2)</sup>
FE3h	PLUSW1 <sup>(3)</sup>	FC3h	ADRESL	FA3h	88	F83h	PORTD <sup>(2)</sup>
FE2h	FSR1H	FC2h	ADCON0	FA2h	IPR2	F82h	PORTC
FE1h	FSR1L	FC1h	ADCON1	FA1h	PIR2	F81h	PORTB
FE0h	BSR	FC0h		FA0h	PIE2	] F80h [	PORTA

Note 1: Unimplemented registers are read as '0'.

2: This register is not available on PIC18F2X2 devices.

3: This is not a physical register.