

PROGETTO RETILOGICHE

AA 2019/2020

Manco Carlo: 10608348 / 888873 Martiri Luca: 10615980 / 887232

INDICE

Introduzione pag. 3

Architettura pag. 4

Risultati sperimentali pag. 6

Testing pag.7

Conclusioni pag.9

INTRODUZIONE

Il progetto ha lo scopo di convertire un indirizzo di memoria dato in ingresso in un nuovo indirizzo codificato (di 8 bit). Inizialmente possediamo una porzione di memoria RAM di 9 indirizzi (di 7 bit), nei primi 8 sono contenuti in ordine sparso gli indirizzi base delle Working Zone, mentre nel 9° è presente il nostro indirizzo da codificare. Il programma dopo aver letto e memorizzato i dati, cerca di individuare l'appartenenza dell'indirizzo da codificare a una delle Working Zone. Se la verifica ha esito positivo l'indirizzo viene codificato in base alle seguenti regole:

- 1° bit posto a 1
- Dal 2° al 4° bit rappresentano la Working Zone in codifica binaria
- Dal 5° all' 8° bit rappresentano l'offset dalla Working Zone in codifica One Hot

Se invece ha esito negativo l'indirizzo in ingresso non viene codificato. In entrambi i casi il risultato viene scritto nella decima cella di memoria.

Ogni Working Zone è costituita da 4 indirizzi che partono da quello base (Per esempio: Se Indirizzo WZ: 7, indicato in intero per semplicità, nel programma sono invece in binario, allora il range della WZ è da 7 a 10) ESEMPIO (appartiene a WZ):

RAM Valore

```
0
       9
              //1° WZ
1
       27
              //2° WZ
2
              //3° WZ
       35
3
       60
              //4° WZ
4
              //5° WZ
       80
5
       65
              //6° WZ
              //7° WZ
6
       74
7
       91
              //8° WZ
8
       82
               //Indirizzo da codificare
                             //Indirizzo codificato
9
       196 (1-100-0100)
```

ESEMPIO (non appartiene a WZ):


RAM Valore 0 9 //1° WZ 1 27 //2° WZ 2 //3° WZ 35 3 //4° WZ 60 //5° WZ 4 80 5 65 //6° WZ 6 //7° WZ 74 7 //8° WZ 91 8 //Indirizzo da codificare 9 34 (0-010-0010) //Indirizzo codificato

ARCHITETTURA


Nella realizzazione del progetto si è optato per lo sviluppo di un componente monoprocesso, sensibile al clock. In particolare si è scelto di lavorare sul fronte di salita.

Il componente implementa una macchina a stati finiti gestita tramite il signal "state" che identifica lo stato in cui la macchina si trova, adottando un comportamento behavioral, che descrive algoritmicamente il comportamento del circuito.

MODELLO GENERALE DEL PROGETTO



MODELLO A STATI DEL PROCESS "CODING"



Di seguito è riportata la tabella dei segnali interni al processo

Signal	Funzione	
state	Indica lo stato in cui si trova la macchina	
count	Tiene traccia delle letture da memoria	
Z	Offset in binario	
0	Offset in One Hot	
num	Calcola i primi 4 bit del risultato finale	
addrA	Indirizzo da codificare	
addrWZ0addrWZ7	Indirizzi base delle WZ	


Schema degli Stati

- Reset state: stato di reset in cui si inizializzano gli output e si preparano le variabili count e state
- Reading state (state='000'): stato che legge da memoria e salva in appositi segnali i 9 indirizzi su cui lavorare tramite l'uso di un count e di 9 segnali a cui verranno attribuite le 8 WZ e il nostro indirizzo. Inoltre inizializza il segnale num
- Find WZ state (state='001'): stato che individua, se esiste, la WZ a cui l'indirizzo appartiene e salva in num i primi 4 bit dell'indirizzo finale codificato, inoltre calcola in z la differenza tra l'indirizzo da codificare e quello della WZ
- Offset or Writing state (state='010'): stato che se è stata trovata la WZ codifica l'offset contenuto in z in One Hot e lo salva nel signal o, in caso contrario scrive in memoria l'indirizzo non codificato
- Coding & Writing state (state='011'): stato eseguito solo se viene trovata la WZ, concatena num e o e li salva in o_data e abilita i segnali di scrittura in memoria
- Done state (state='100'): stato che mette ad alto il segnale di done per segnalare che l'esecuzione del programma è terminata
- End state (state='101'): stato che riporta done a basso e riporta la macchina alle condizioni iniziali

RISULTATI SPERIMENTALI

Il progetto è stato sintetizzato correttamente e verrà analizzato nei report di post-sintesi

Questo è lo schema del progetto:



Dai report di post-sintesi possiamo vedere che sono stati istanziati 18 registri

Numero di bit	Numero registri	
16	1	Segnale indirizzo RAM
8	10	Segnali con indirizzi WZ, indirizzo
		da codificare e z
4	3	count, o e num
3	1	state
1	3	o_we, o_en, o_done

Si riportano poi il numero di risorse utilizzate insieme al loro utilizzo rispetto alle risorse dell'FPGA data dalla specifica

Risorsa	Utilizzo	Utilizzo %
LUT	191	<1%
FF	110	<1%
IOB	38	13%


TESTING

Per valutare il funzionamento del nostro programma abbiamo deciso di sottoporlo ad un file contenente più di un milione di test generati casualmente, oltre che ai test bench ufficiali.


Inizialmente su un gruppo di 300k test il programma non ne passava circa 30k a causa del reset asincrono, e di alcune problematiche legate alla lettura dei dati da memoria. In seguito, attraverso un debugging stepby-step si è riusciti a risolvere l'errore e venivano superati tutti i test assegnati.

Riportiamo di seguito alcuni test siginificativi

Caso WZ al limite (=127)




Caso Reset asincrono



Il programma non riporta problemi anche nel caso di un reset ad esecuzione in corso. L'indirizzo, in quanto non appartiene a nessuna working zone, viene riscritto sulla memoria correttamente

Caso Indirizzo appartiene alla WZ



L'indirizzo appartiene alla WZ numero 101 e ha offset 0010, di conseguenza viene codificato come 11010010 (d2 in esadecimale)

CONCLUSIONI

Il programma ha dato esito positivo a tutti i test a cui è stato sottoposto di conseguenza, siamo riusciti a realizzare un componente che realizza tutte le condizioni stabilite dalla specifica sia in pre che in post-sintesi tramite l'uso del software Vivado 2019.2.