Laboratorinis darbas Nr. 1

Loginių įrenginių sintezė ir modeliavimas

(Xilinx Vivado 2021.1 aplinka)

Turinys

1. Darbo tikslas	
2. Darbo priemonės	
3. Projekto sukūrimas Vivado aplinkoje	
3.1. Projekto sukūrimas	
3.2. Loginio įrenginio aprašo VHDL kalba įtraukimas	
3.3. Loginių įrenginių aprašų architektūros	
3.4. Virtualaus bandymų stendo skirto įrenginio modeliavimui sukūrimas	
3.5. Irenginio modeliavimas	
3.5.1. Modeliavimo paleidimas	17
3.5.2. Modeliavimo išjungimas	
3.6. Stimuly generavimas simuliatoriaus aplinkoje	
3.7. Stimulų aprašų generavimas bandymų stende, panaudojant Vivado šablonus	
4. Užduotys	
5. Ataskaita ir gynimas	
6. Papildomi šaltiniai	

1. Darbo tikslas

- 1. Įgyti gebėjimus projektuoti ir modeliuoti loginius įrenginių (angl. logic devices) Vivado paketu,
- 2. Tobulinti loginių įrenginių aprašymo VHDL kalba įgūdžius,
- 3. Išmokti skurti virtualiuosius bandymo stendus VHDL kalba.

2. Darbo priemonės

Aprašyme naudojama programinė įranga Vivado 2021.1




3. Projekto sukūrimas Vivado aplinkoje


Tiek visą įrenginį, tiek atskirus jo komponentus galima aprašyti naudojant grafinį aprašą (*schematic*) arba HDL kalbą (*VHDL* ar *Verilog*). HDL kalba taip pat naudojama, kuriant virtualius bandymo stendus (*TestBench*), skirtus projektuojamo įrenginio modeliavimui.

3.1. Projekto sukūrimas


Paleidus *Vivado* paketą, pasirinkite meniu punktą **File/Project/New...** arba iš **Quick Start** meniu pasirinkite **Create Project** > punktą. Tinkamam projekto sukūrimui tęsiame nuosekliai atlikdami pasirinkimus žemiau parodytuose dialogo languose.




1 pav. Pradinis Vivado langas




2 pav. Naujo projekto kūrimas



3 pav. Kuriamo projekto išsaugojimas




4 pav. Projekto tipo pasirinkimas




5 pav. Planuojamo naudoti Artix-7 šeimos komponento pasirinkimas

Svarbu nurodyti tinkamus duomenis, kurie pateikti ant *Basys-3* maketo esančio *ARTIX-7 FPGA* elemento.



6 pav. Projekto kūrimo pabaiga


Projekto sukūrimas užbaigiamas aukščiau parodytame lange, paspaudus Finish.



7 pav. Sukurtas projekto vaizdas Vivado aplinkoje


3.2. Loginio įrenginio aprašo VHDL kalba įtraukimas

Panaudodami VHDL kalbos aprašą, sukursime paprastą loginį įrenginį, kurio schema pavaizduota žemiau.




8 pav. Kuriamo loginio įrenginio schema


Naujo VHDL objekto aprašo failas projekte sukuriamas pasirinkus **Design Sources** iškrentančiame meniu pasirinkus punktą **Add Sources**.



9 pav. VHDL modulio įtraukimas į projektą




10 pav. VHDL modulio įtraukimas į projektą




11 pav. VHDL modulio įtraukimo dialogo langas


Atsidariusiame lange pažymime *VHDL Module* ir kuriamo įrenginio pavadinimą, pvz., *simple_logic*. Spaudžiame *Next* ir atsidariusiame objekto aprašo lange pažymime įėjimus bei išėjimus.



12 pav. VHDL modulio pavadinimo įvedimas




13 pav. VHDL modulio įtraukimas dialogo langas



14 pav. Įterpiamo objekto įėjimų/išėjimų aprašas

Naujo objekto šablono kūrimas baigiamas objekto santraukos (Summary) lange paspaudus mygtuką *Finish*.



15 pav. Įrenginio sąsajos aprašas VHDL kalba Vivado aplinkos projekte

Loginio irenginio veikima aprašome iterpdami geltonai pažymėta eilutę.


```
entity simple_logic is
   Port ( A : in STD_LOGIC;
        B : in STD_LOGIC;
        C : in STD_LOGIC;
        Y : out STD_LOGIC);
end simple_logic;

architecture Behavioral of simple_logic is

begin
Y<=(A and B) or C;
end Behavioral;</pre>
```

3.3. Loginių įrenginių aprašų architektūros

Sudėtingų komponentų (įrenginių) aprašymui HDL kalba gali būti naudojamas arba elgsenos (*behavioral*) arba struktūrinis (*structural*) architektūros aprašas. Elgsenos apraše pateikiamas objekto veikimo algoritmas pagrįstas matematiniais ir logikos dėsniais. Struktūriniame objekto apraše aprašomi jį sudarantys atskiri diskretiniai elementai ir jų tarpusavio jungtys. Galimas ir abiejų šių aprašų derinys.



16 pav. Irenginių architektūros elgsenos (behavioral) ir struktūrinis (structural) ir mišrus aprašai

3.4. Virtualaus bandymų stendo skirto įrenginio modeliavimui sukūrimas

Sukurto loginio įrenginio veikimo patikrinimui atliekamas funkcinis modeliavimas. Tam sukuriamas bandymo stendas (*TestBench*), tiriamam įrenginiui būdingi įėjimo signalai (stimulai) ir pagal simuliatoriaus pateiktas laikines diagramas sprendžiama apie įrenginio veikimo teisingumą.

Kuriant bandymo stendą galima pasinaudoti internete prieinamais bandymo stendų generatoriais, pvz. https://vhdl.lapinoo.net/testbench/. Jame reikia nukopijuoti kuriamo loginio įrenginio VHDL aprašą. Kuriamo pavyzdžio atveju tikslinga pasirinkti No Clock generation bei No reset generation opcijas.


This tool automatically generates a template file for a testbench for the simulation of a VHDL entity. A testbench is a VHDL code that simulates the environment around your DUT (design under test). The testbench generates stimuli to the inputs of the DUT and allows to check its functionality and outputs within a simulator. The declarative part of the testbench is quite boring to write, hence the existence of this automatic generator. The generator is in constant development, but for now it seems to work pretty well for most standard source files, but it has not yet been extensively tested with a lot of different sources with different writing styles. Feel free to test it with your files and to report problems to help to improve it. This is for VHDL only, don't try to paste Verilog code, it will not work ;-) Simply copy and paste your VHDL code below, then press the Generate button. library IEEE; use IEEE.STD LOGIC 1164.ALL; Uncomment the following library declaration if using
 arithmetic functions with Signed or Unsigned values
 use IEEE.NUMERIC_STD.ALL; Uncomment the following library declaration if instantiating any Xilinx leaf cells in this code. --library UNISIM; --use UNISIM.VComponents.all; entity simple logic is Port (A : in STD_LOGIC; B : in STD_LOGIC; C : in STD_LOGIC; Y : out STD_LOGIC); end simple_logic; architecture Behavioral of simple logic is begin Y<=(A and B) or C; end Behavioral; Generate clock and try to automatically guess signal name Generate clock without guessing signal name No clock generation Generate reset (positive polarity) Generate reset (negative polarity) No reset generation Generate

17 pav. Internetinis VHDL bandymų stendų generatorius


Paspaudus mygtuką Generate sukuriamas bandymo stendo šablono kodas.

```
-- Testbench automatically generated online
-- at https://vhdl.lapinoo.net
-- Generation date : 23.9.2021 13:55:51 UTC
library ieee;
use ieee.std logic 1164.all;
entity to simple logic is -- Svarbu, kad Vivado aplinkoje bandymy stendo failas
end tb_simple_logic; -- vadintysi šiuo vardu tb_simple_logic.vhd
architecture tb of tb_simple_logic is
    component simple logic
        port (A : in std_logic;
              B : in std_logic;
              C : in std_logic;
              Y : out std_logic);
    end component;
    signal A : std_logic;
    signal B : std_logic;
    signal C : std_logic;
    signal Y : std_logic;
begin
    dut : simple_logic
    port map (A => A,
              B \Rightarrow B,
              C \Rightarrow C
              Y \Rightarrow Y);
    stimuli : process
    begin
        -- EDIT Adapt initialization as needed
        A <= '0';
        B <= '0';
        C <= '0';
        -- EDIT Add stimuli here
        wait;
    end process;
end tb;
-- Configuration block below is required by some simulators. Usually no need to edit.
configuration cfg_tb_simple_logic of tb_simple_logic is
    for tb
    end for;
end cfg_tb_simple_logic;
```


Sugrįžę į Vivado aplinką, bandymų stendą į projektą įtraukiame pasirinkus meniu punktą **Add sources**, punkto **Simulation Sources** iškrentančiame meniu.




18 pav. Bandymų stendo failo sukūrimas Vivado aplinkoje



19 pav. Bandymų stendo kūrimas Vivado aplinkoje (tęsinys)




20 pav. Bandymų stendo kūrimas Vivado aplinkoje (tęsinys)




21 pav. Bandymų stendo kūrimas Vivado aplinkoje (pavadinimo įvedimas)

Bandymų stendas neturi įėjimų/išėjimų, todėl jų įvedimą praleidžiame ir spaudžiame OK.



22 pav. Bandymų stendo kūrimas Vivado aplinkoje (tęsinys)

Sukūrus bandymų stendo failą, į jį nukopijuojame internete sugeneruoto bandymų stendo šabloną.



23 pav. Bandymų stendo kūrimas Vivado aplinkoje (pabaiga)

Toliau bandymų stendo sakinyje *process* aprašome stimulus VHDL kalba, kaip matyti žemiau. Visą bandymų stendo failą *tb simple logic.vhd* galima parsisiusti iš moodle kurso.

```
-- Testbench automatically generated online
-- at https://vhdl.lapinoo.net
-- Generation date : 23.9.2021 13:55:51 UTC
library ieee;
use ieee.std_logic_1164.all;
entity tb simple logic is
end tb_simple_logic;
architecture tb of tb_simple_logic is
    component simple_logic
        port (A : in std_logic;
               B : in std_logic;
               C : in std_logic;
               Y : out std_logic);
    end component;
    signal A : std_logic := '0';
signal B : std_logic:= '0';
    signal C : std_logic:= '0';
    signal Y : std_logic;
begin
    dut : simple_logic
    port map (A => A,
               B \Rightarrow B,
               C \Rightarrow C,
               Y \Rightarrow Y);
    stimuli : process
    begin
         -- EDIT Adapt initialization as needed
        A <= '0';
         B <= '0';
        C <= '0';
        wait for 100 ns;
        A <= '0';
B <= '0';
         C <= '1';
        wait for 100 ns;
        A <= '0';
         B <= '1';
         C <= '0';
        wait for 100 ns;
        A <= '0';
        B <= '1';
         C <= '1';
        wait for 100 ns;
        A <= '1';
        B <= '1';
         C <= '1';
```

```
-- EDIT Add stimuli here

wait;
end process;


end tb;
-- Configuration block below is required by some simulators. Usually no need to edit.

configuration cfg_tb_simple_logic of tb_simple_logic is
    for tb
    end for;
end cfg_tb_simple_logic;
```

3.5. Irenginio modeliavimas


3.5.1. Modeliavimo paleidimas

PROJECT MANAGER panelėje Settings dialogo lange pasirinkite Project Settings / Target Language: VHDL ir Tool Settings / Target Language: VHDL. Bandymų stendui tb_simple_logic.vhd priskirkite aukščiausią projekto hierarchijos lygį (Set As Top).




24 pav. Aukščiausio hierarchijos lygio priskyrimas bandymų stendui


Įrenginio modeliavimą paleidžiame pasirinkdami Flow Navigator / SIMULATION / Run Simulation / Run bihavioral simulation. Modeliavimo rezultatus turime pamatyti laikinių diagramų pavidalu atsivėrusiame lange.



25 pav. Stimulų ir reakcijų signalų diagramos


Modeliavimo proceso valdymui naudokitės įrankių liniuotės mygtukais, kurių funkcijos paaiškintos žemiau esančiose lentelėse.






3.5.2. Modeliavimo išjungimas

Sustabdyti modeliavimą ir grįžti į projekto redagavimo režimą galima paspaudus x mygtuką (Close Simulation) modeliavimo lange kaip parodyta žemiau.




3.6. Stimulų generavimas simuliatoriaus aplinkoje

Stimulus galima aprašyti ir simuliatoriaus aplinkoje (ne su VHDL bandymų stendu). Tam pažymėjus signalą laikinių diagramų lange pasirenkami punktai **Force Constant...** arba **Force Clock...** ir atsivėrusiuose dialogo languose pasirenkami stimulų parametrai.



Lentelėje pateikti stimulų priskyrimai nagrinėjamo pavyzdžio įėjimo signalams A, B ir C.


A signalas – Force Clock	B signalas – Force Const	C signalas – Force Const




Parodytą stimulų konfigūravimą galima atlikti ir Tcl Console lange įvykdant Tcl skripto komandas:

```
add_force {/tb_simple_logic/A} -radix bin {1 Ons} {0 50000ps} -repeat_every 100000ps -cancel_after 600ns add_force {/tb_simple_logic/B} -radix bin {1 Ons} -cancel_after 400ns add_force {/tb_simple_logic/C} -radix bin {0 Ons} -cancel_after 1000ns run 1000 ns
```


Šias eilutes tikslinga išsaugoti į tel failą, kurį vėliau pakartotinai atliekant modeliavimą galėsime iškviesti kaip komandinės eilutės skriptą. Tam tekstiniu redaktoriumi sukuriame failą stimulus_1.tel ir įtraukiame jį į projektą pasirinkdami PROJECT MANAGER / Add Sources punktą bei sekdami tolimesnius nurodymus.




Į projektą įtrauktas tel skriptas projekto failų medyje matomas, kaip parodyta žemiau.




Modeliavimą vykdome paspausdami mygtuką 1000 ns įrankių liniuotėje. Gautus rezultatus turime pamatyti laikinių diagramų lange.




Pasirinkus įrankių liniuotėje **Save Waveform Configuration** galime išsaugoti laikinių diagramų lango nustatymus.



Pirmą kartą arba iš naujo paleidus modeliavimą (**Relaunch**), pasirinkite meniu punktą **Tools / Run Tcl Script ...** ir nurodykite *stimulus_1.tcl* skriptą.



Paspaudus mygtuką **OK**, skriptas bus įvykdytas (komandas matysime Tcl Console lange): priskirtos stimulų reikšmės ir įvykdytas modeliavimas, kurio trukmė 1000 ns. Rezultatai atvaizduojami laikinių diagramų lange.



Jeigu laikinai norite nebenaudoti tel faile esančio skripto, pažymėkite failą ir iškrentančiame meniu pasirinkite **Disable File**. Vėliau galėsite jį vėl prijungti, jeigu pasirinksite **Enable File**.

3.7. Stimulų aprašų generavimas bandymų stende, panaudojant Vivado šablonus

Panagrinakime papildomus pavyzdžius, kaip stimulai gali būti generuojami bandymų stendo pagalba. Tam atjunkime *stimulus_1.tcl* failą **Disable File** komandos pagalba.

Pridėkite į projektą antrą bandymų stendo failą, pvz., test_bench_2.vhd (PROJECT MANAGER/Add Sources/Add or create simulation sources).

Žemiau pateiktame stendo apraše naujos eilutės (lyginant su pirmuoju bandymų stendu) paženklintos geltonai. Šiame stende viename procese sugeneruojamas A signalo stimulas (su konstanta PERIOD pasirenkamo periodo taktiniai impulsai). Antrame procese sugeneruoto A signalo kylantys frontai yra naudojami nustatyti laiko momentams, kada yra keičiama B signalo stimulo reikšmė. Toks bandymų stendų aprašas yra patogus registrinės logikos modeliavimui (nors šiame pavyzdyje jis taikomas ir kombinacinės logikos modeliavimui).


Visa bandymų stendo failą *test_bench_2.vhd* galima parsisiųsti iš moodle kurso.

```
library ieee;
use ieee.std logic 1164.all;
entity test_bench_2 is
end test bench 2;
architecture tb of test_bench_2 is
constant PERIOD : time := 50 ns;
    component simple_logic
        port (A : in std_logic;
              B : in std_logic;
              C : in std_logic;
              Y : out std_logic);
    end component;
    signal A : std_logic:= '0';
    signal B : std_logic:= '0';
    signal C : std logic:= '0';
    signal Y : std_logic;
begin
    dut : simple logic
    port map (A => A,
              B \Rightarrow B,
              C => C,
              Y \Rightarrow Y);
A clock : process
begin
    A <= '0';
    wait for PERIOD/2;
    A <= '1';
    wait for PERIOD/2;
end process;
stimuli : process (A)
   if (A'event and A = '1') then
    B <= not B;
   end if;
    -- EDIT Adapt initialization as needed
          A \leftarrow 0;
```


```
-- B <= '0';
-- C <= '0';
-- wait for 100 ns;
-- A <= '0';
-- B <= '0';
-- C <= '1';
end process;
end tb;
-- Configuration block below is required by some simulators. Usually no need to edit.

configuration cfg_test_bench_2 of test_bench_2 is for tb end for; end cfg_test_bench_2;
```


Kuriant bandymo stendą galima naudotis Vivado aplinkos VHDL kodo šablonais (meniu **Tools** / **Language Templates**) arba papildomais literatūros šaltiniais.



Nepamiškite nustatyti naująjį stendą kaip aukščiausio hierarchijos lygio failą (iškrentančiame meniu Set as Top).



Atlikus modeliavimą turime gauti žemiau parodytas laikines diagramas.



4. Užduotys

VHDL kalba aprašykite ir modeliavimo būdu patikrinkite šių loginių įrenginių veikimą:

- 1. 4-1 multipleksorius (angl. 4-to-1 multiplexor): keturi duomenų įėjimai, du adreso (select) įėjimai ir vienas išėjimas. Sąsają (interfeisą) realizuoti naudojant vektorių tipo signalus, o ne daug vieno bito signalų.
- 2. 3-jų bitų operandų aritmetinis sumatorius. Realizuoti panaudojant VHDL kalbos aritmetinį operatorių ,,+", o ne ventilių struktūrinio lygmens aprašą. Sąsają (interfeisą) realizuoti naudojant vektorių tipo signalus.
- 3. 7 bitų postūmio registras. Įėjimo duomenys perduodami į jauniausią postūmio registro bitą, išėjimas lygiagretus (jo tipas daugiabitis vektorius).

5. Ataskaita ir gynimas

- 1. Ataskaitoje pateikite sudarytų loginių įrenginių ir jų bandymų stendų aprašus bei modeliavimo laikines diagramas.
- 2. Gynimo metu pasiruoškite sukurti loginį įrenginių pagal sąlygos specifikaciją ir atlikti jo modeliavimą sukuriant bandymų stendą.

6. Papildomi šaltiniai

- 1. Vivado Design Suite User Guide: Logic Simulation UG900 (v2021.1) June 16, 2021.
- 2. Kombinacinės logikos įrenginiai https://www.electronics-tutorials.ws/combination/comb_1.html
- 3. Nuosekliosios logikos įrenginiai https://www.electronics-tutorials.ws/sequential/seq_1.html