
Architettura degli Elaboratori Elettronici

Dott. Franco Liberati liberati@di.uniroma1.it

ARGOMENTI DELLA LEZIONE

- ☐ Macchina di Von Neumann
 - ☐ Unità di Controllo
 - ☐ Unità Logico-Artimetica
 - ☐ Co-processore matematico
 - ☐ Memoria
 - ☐ Unità di Input Output
 - ☐ Interconnessione
 - ☐ Bus e arbitratore



Brevestoria

CALCOLATORE MANUALE

Macchine calcolatrici

- ☐ 1642. **Pascaline**. Sistema per il calcolo di addizioni e sottrazioni creato da Pascal
- ☐ 1672. **Stepped Reckoner**. calcolatrice meccanica a quattro operazioni (addizione, sottrazione, prodotto e divisione)inventata da Von Leibniz



- Pascal (somma e sottrazione)
- Leibiniz (+-*/)
- Babbage (macchina analitica)
- Ada Byron (prorammazione)
- Zuse (relè elettromeccanici)








CALCOLATORE ELETTRO-MECCANICO

Il Tabulatore di Hollerith

- ☐ Sistema per il conteggio di informazioni con caratteristiche comuni (tabulatore)
- ☐ Usato da Hollerith per il censimento statunitense del 1890
- ☐ Uso di un **ordinatore** (*sorter*) e schede perforate








CALCOLATORE ELETTRONICO


Il Tabulatore di Hollerith: funzionamento

1	2	3	4	CM	UM	Jр	Ch	00	In	20	50	80	Dv	Un	3	4	3	4	A	E	L	a	g	
5	6	7	8	CL	űĽ	0	Mı	Qd	Мо	25	55	85	Wd	CY	1	2	ı	2	В	F	M	ъ	h	
1	2	3	4	cs	US	Мр	В	М	0	30	60	0	2	Mr	0	15	0	15	С	G	N	c	1	
5	6	7	8	No	Hđ	W£	٧	F	5	35	65	1	3	Sg	5	10	5	10	D	H	0	đ	k	
1	2	3	4	Fh	Ff	Fu	7	1	10	40	70	90	4	0	1	3	0	2	St	I	P	e	1	
5	6	7	8	Hh	Н£	Hm	8	2	15	45	75	95	100	Un	2	4	1	3	4	ĸ	Un	ſ	m	
1	2	3	4	x	Un	Ft	9	3	1	c	x	R	L	E	A	6	0	US	Ir	Sc	บร	Ir	Sc	
5	6	7	8	Ot	En	Mt	10	4	k	đ	Y	s	M	F	В	10	1	Gr	En	Va.	Gr	En	Wa	
1	2	3	4	W	R	CK	11	5	1	e	z	T	N	G	C	15	2	Sv	FC	EC	S₩	FC	EC	
5	6	7	8	7	4	1	12	6	m	f	NG	U	0	H	D	Un	3	Nw	Во	Hu	ΝΨ	Во	Hu	
1	2	3	4	8	5	2	0с	0	n	g	a	٧	P	I	Al	Na	4	Dk	Fr		Dk	Fr	It	
5	6	7	8	9	6	3	0	р	•	h	ъ	¥	Q	ĸ	Un	Pa	5	Ru	Ot	Ų'n	Ru	Ot	Un	



Macchina programmata


- ☐ ENIAC (Electronic Numerical Integrator And Computer)
- ☐ L'elaboratore ENIAC era costituito da 18.000 valvole termoioniche e 1.500 relè, pesava 30 tonnellate e consumava 140KW di energia
- Dal punto di vista dell'architettura, la macchina era dotata di 20 registri, ciascuno dei quali in grado di memorizzare un numero decimale a 10 cifre
- ENIAC veniva programmato regolando 6000 interruttori multiposizione e connettendo una moltitudine di prese con una vera e propria foresta di cavi



Macchine programmabili

Macchine programmabili

- ☐ Famiglia di calcolatori con architettura che consente l'esecuzione di programmi memorizzati in memoria
- ☐ Un programma è un insieme di istruzioni elaborate sequenzialmente (a meno di eventuali salti)




Macchina di Von Neumann

- Nel 1945 fu presentato un **modello di elaboratore generale** grazie a John von
 Neumann e Hermann Goldstine
- □ Il modello di "macchina di von Neumann" (o "macchina di Princeton") prevedeva che i dati e le istruzioni fossero archiviate nella stessa memoria (architettura adottata dall'elaboratore EDSAC del 1949). Oltre al calcolo matematico, nel programma era possibile effettuare salti in accordo a precise condizioni
- Tale modello, per quanto perfezionato nei singoli componenti, è fino oggi il punto di riferimento per la progettazione di un qualsiasi elaboratore elettronico




Macchina di Von Neumann




CPU

UNITÀ DI CONTROLLO

- L'Unità di Controllo (Control Unit, CU) è predisposta a scandire le sequenze di operazioni elementari necessarie ad eseguire ogni singola istruzione
- Le istruzioni devono essere prelevate dalla memoria, e trasferite alla circuiteria interna all'Unità di Controllo
- La circuiteria dell'unità di controllo deve riconoscere e generare i comandi atti all'esecuzione dell'istruzione (attivazione della struttura di interconnessione, passaggio dei dati e degli indirizzi in memoria,...)




UNITÀ DI CONTROLLO




UNITÀ DI CONTROLLO: Registri

- ☐ Nell'**Unità di Controllo** sono presenti dei registri
- Le differenze principali tra i registri e le celle di memoria è l'esiguo numero dei primi (sono realizzati con componenti costosi e performanti) e la loro presenza all'interno della CU: c'è una vicinanza e uno scambio di informazione diretto e rapido
- ☐ I registri possono essere classificati come **registri** ad uso **generale** o ad uso **speciale**




UNITÀ DI CONTROLLO: registri uso speciale

- ☐ I registri ad uso speciale sono :
 - Il Contatore di Programma (program counter, PC): è un registro contatore preselezionabile incrementato ad ogni periodo di clock, contenente l'indirizzo della cella di memoria dove è memorizzata l'istruzione da eseguire
 - □ Il Registro di Stato (Status Register, SR o Processor Status Word, PSW): contiene informazioni che caratterizzano lo stato dell'Unità Centrale, tra cui, ad esempio, quelle relative all'ultima operazione eseguita (i condition codes provenienti dalla ALU)
 - ☐ Il **Puntatore alla Pila** (Stack Pointer, SP): contiene l'indirizzo della cima della pila (o canasta) cioè la zona di memoria usata per il passaggio di parametri tra funzioni




Lo stack pointer e lo stack di memoria




UNITÀ DI CONTROLLO: generatore di fase

- Il **Generatore di Fase** (tipicamente realizzato con un registro contatore) scandisce le fasi delle operazioni elementari eseguite dalla CU che possono essere così schematizzate:
 - ☐ Caricamento (FETCH): lettura dalla memoria della parola puntata dal PC. In questa fase la Memoria Centrale ed il codificatore presente nella CU si connettono per consentire il trasferimento dell'istruzione
 - □ Decodifica (DECODE): riconoscimento del tipo di istruzione e del modo di riferimento degli operandi. Non vi è alcuna connessione con componenti esterni perché il decodificatore è interno alla CU
 - Esecuzione (EXECUTE): esecuzione dei comandi definiti dal codice operativo dell'istruzione. Vi è connessione con tutte le unità richieste. Mentre le prime due fasi sono uguali per ogni istruzione, la fase di esecuzione varia in relazione dell'operazione coinvolta (es.: una moltiplicazione impiega più tempo di una addizione; più un modo di indirizzamento è complesso più si impiega tempo a reperire gli operandi)
 - ☐ Spostamento (MOVE): esegue una movimentazione di dati (es.: si rimette in memoria il risultato di una istruzione aritmetica)



UNITÀ DI CONTROLLO: prelievo dell'istruzione

☐ L'elaborazione di una istruzione consta nella successione di fasi che si ripete continuamente all'atto dell'accensione della macchina



UNITÀ DI CONTROLLO: Tempi di esecuzione delle istruzioni


- Una istruzione è sempre eseguita in queste fasi ma comprende un numero di cicli macchina variabile dipendenti, ad esempio, dal tipo di operazione, dal numero di accessi in memoria o alle unità di I/O. Ogni ciclo macchina, infatti, è implementato mediante una successione di un piccolo numero di operazione elementari eseguite in circuiti diversi sotto il controllo del transcodificatore
- Ogni operazione elementare occupa un periodo di clock e pertanto la durata di una istruzione dipende dal numero di accessi alla memoria, all'esterno della CPU e dal numero di operazioni elementari richieste

Istruzione	Significato	Tempo di esecuzione
BNE	Salto condizionato	3∆t
LOAD <imm></imm>	Caricamento di un valore	2∆t
DEX	Decremento di una unità	3∆t
NOP	Nessuna operazione	2∆t

Fratto da H. Huang Transparency No.2-1 The 68HC11 Microcontroller

UNITÀ DI CONTROLLO: transcodificatore


☐ Una volta che l'istruzione è stata caricata viene passata al transcodificatore (cioè il decodificatore delle istruzioni connesso col codificatore dei comandi) che riconosce l'istruzione e genera opportuni comandi per eseguire l'istruzione stessa




UNITÀ DI CONTROLLO: esempio di esecuzione istruzione

☐ Esempio ADD 0x300,0x100,0x200

- In fase di fetch si preleva l'istruzione dalla Memoria Centrale e si incrementa il PC
- In fase di decode, il decodificatore riconosce l'addizione. Il codificatore, a sua volta, invia dei comandi (dei segnali elettrici) lungo le linee di ingresso della ALU che specificano il tipo di operazione che questa deve offrire
- ❖ In fase di load, contestualmente il codificatore lancia dei segnali per prendere gli operandi in memoria alla locazione 0x100 e poi 0x200
- In fase di execute, una volta reperiti gli operandi si deve generare la connessione con la ALU disconnettendo la memoria
- ❖ La ALU esegue l'operazione
- In fase di movement, si riattiva la linea con la Memoria Centrale per trasferire il risultato nella locazione 0x300




UNITÀ DI CONTROLLO: esempio di esecuzione istruzione



UNITÀ DI CONTROLLO: registri ad uso generale


L'insieme dei registri ad uso generale è anche denominato FR (File Register, archivio di registri); tali registri sono utilizzati per memorizzare, all'interno dell'Unità Centrale, i risultati temporanei provenienti dall'ALU e le informazioni di controllo, allo scopo di diminuire il numero di accessi alla Memoria Centrale e di velocizzare il processo di elaborazione

Curiosità. Il processore Motorola 68000 ha 16 registri ad uso generale classificati in 8 registri dati, predisposti a contenere operandi (D_n) su ci effettuare operazioni, ed 8 registri indirizzi (A_n) , in cui tipicamente risiedono indirizzi per accedere a dati in memoria. Il processore MIPS ha oltre 30 registri. Intel 17 ha 8 registri a 32bit e 16 a 64bit




ALU: funzionamento e accumulatori

- L'Unità Logico-Aritmetica è il componente che si occupa di effettuare operazioni logiche ed aritmetiche. Per il funzionamento di questa unità di solito sono impiegati un insieme di registri ad uso speciale che servono a contenere gli operandi e il risultato delle operazioni
- ☐ I registri speciali contenuti nella ALU, denominati accumulatori, sono trasparenti al programmatore (cioè il contenuto non può essere modificato dal programmatore mediante istruzioni) e svolgono la funzione di ospitare gli operandi prima e durante l'esecuzione o i risultati dopo l'esecuzione
- Gli accumulatori hanno un ruolo fondamentale per l'indirizzamento implicito: sono i registri in cui implicitamente vengono mandati gli operandi nel momento in cui si ricorre ad una istruzione logico-aritmetica




ALU: condition code

- Oltre agli accumulatori sono presenti delle linee di ingresso che individuano la funzione/operazione che deve essere attivata (le operazioni principali sono: ADD, NEG, AND, OR, COMP, TESTB, SHIFT) e delle linee di uscite su cui è ricondotto il risultato
- Inoltre ci sono delle linee di uscita denominate **condition code** o **flags** che riportano informazioni relative all'ultima operazione eseguita
- Oltre agli accumulatori la ALU ha anche un registro speciale detto **registro degli errori** nel quale sono riportate situazioni non risolvibili (es.: divisione per zero, radice quadrata di un numero negativo) e che grazie al quale è possibile attivare un'**interruzione interna**
- La CU e la ALU identificano la **CPU** dell'elaboratore elettronico (il 'cuore' della macchina



ALU: coprocessore matematico

- Col tempo si è provveduto a realizzare ALU specifiche, denominate coprocessori matematici (o ALU-Attaccata), che eseguono funzioni complesse come i calcoli in virgola mobile (MULF, DIVF,COMPF,...) con un set di istruzioni dedicato non presente nel set di istruzioni della macchina
 - Sebbene questa strategia ormai è stata abbandonata, includendo le funzionalità complesse direttamente nella **ALU-Nativa**, è tuttavia una pratica utilizzata nel caso in cui si voglia aggiungere nuove ALU che fanno operazioni che l'ALU-Nativa non svolge. In questo caso l'**ALU attaccata** è vista come un dispositivo I/O



Memoria Centrale

Tipologie

- ☐ La Memoria può essere classificata per la sua tipologia:
 - RAM (Random Access Memory) Memoria ad accesso casuale
 - ❖ ROM (Read Only Memory)
 Memoria a sola lettura
 - MA (Memorie Associative)
 Memoria associativa



Tipologie

- RAM (Random Access Memory): Memorie volatili, cioè che perdono le informazioni in mancanza della tensione di alimentazione, il cui accesso a ciascuna locazione avviene in tempo costate
 - ❖ SRAM (Static RAM): Memorie statiche nelle quali l'informazione è memorizzata nell'equivalente di un latch D
 - ❖ DRAM (Dynamic RAM) Memorie dinamiche nelle quali l'informazione è memorizzata in un condensatore. Anche in presenza della tensione di alimentazione l'informazione contenuta in ogni cella è conservata per un breve periodo di tempo (dell'ordine di grandezza di 2 ms), passato il quale il contenuto deve essere ripristinato: questo avviene ciclicamente tramite un'operazione di "rinfresco" (refresh) che viene effettuata dal sistema
 - ❖ SDRAM (Synchronous DRAM) consente una maggiore flessibilità di impiego permettendo, grazie ad un apposito registro in uscita, di modificare il dato contenuto in una cella mentre si sta utilizzando il vecchio dato. Una ulteriore evoluzione della SDRAM è la DDR (Double Data Rate) che, come indica il nome, consente di operare a frequenza doppia potendo essere pilotata sia sul fronte di salita che sul fronte di discesa del clock




Tipologie

- **ROM (Read Only Memory):** Memorie di tipo non volatile che hanno la capacità di conservare l'informazione indipendentemente dalla presenza o meno della tensione di alimentazione. Sono memorie programmate dal costruttore e non sono modificabili dall'utilizzatore: è possibile solo la lettura dei dati contenuti. Anche in guesto caso l'accesso ad ogni locazione avviene in tempo costante
 - PROM (Programmable ROM) Si tratta di memorie sulle quali l'utilizzatore può scrivere i dati una sola volta, utilizzando un apposito dispositivo di registrazione che brucia dei fusibili
 - EPROM (Erasable Programmable ROM) Sono memorie nelle quali l'utilizzatore può memorizzare i dati anche più volte, utilizzando appositi dispositivi di cancellazione (a raggi ultravioletti)
 - EEPROM (Electrically Erasable PROM) o EAROM (Ele nel ele dat


ec	trically Alterable ROM) Sono memorie EPROM
	quali la cancellazione si può fare per via
etti	rica ma di solito è globale (coinvolge cioè tutti i
ti r	registrati)
*	Memorie Flash

	PRO	CONTRO
ROM	Poco costosa	Non modificabile
PROM	Poco costosa Possibili problemi in fase di scrittura	Modificabile una volta Necessita di un dispositivo di scrittura
EPROM	Riscrivibile mediante raggi UV	Processo replicabile poche volte
EEPROM	Riscrivibile elettricamente	Più grandi delle EPROM Più costose, lente e meno capienti delle DRAM e SRAM

ROIM



MEMORIA CENTRALE



MEMORIA CENTRALE

☐ La Memoria Centrale presenta delle aree riservate, in cui risiedono delle informazioni basilari utili al funzionamento della macchina (kernel del Sistema Operativo), ed altre in cui, per comodità sono riservate per operazioni particolari (stack, zona per trasferimento I/O,...).




MEMORIA CENTRALE: modalità di fabbricazione

La Memoria Centrale, per motivi progettuali ha locazione di memoria di lunghezza 8bit
In ogni caso nel momento in cui si stabilisce la lunghezza della parola si realizza una rete combinatoria che permette il prelievo di tante locazioni contigue quante necessarie per raggiungere la lunghezza della parola
☐ Ad esempio se il processore ha una parla di 32bit la circuiteria durante la fase di fetch preleverà (per default) 4 celle contigue in un solo istante
La produzione di parole di 8bit non è solo legato a motivi progettuali ma consente anche il prelievo di dati di tipo byte (8bit), halfword (16bit), word (32bit) nella macchina a 32bit (8,32,64 in quelle a 64bit); lunghezze intermedie avvengono manipolando i dati prelevati aventi maggiore lunghezza (mascheramento)


MEMORIA CENTRALE: modalità di fabbricazione

lw \$t0,0x100	1000110000001000000000100000000
lw \$t1,0x104	1000110000001001000000100000100
add \$t2,\$t1,\$t0	000000100101000010100000100000

	TEORICAMENTE
100	1000110000001000000000100000000
101	1000110000001001000000100000100
102	000000100101000010100000100000




MEMORIA: organizzazione dati



MEMORIA CENTRALE: Componenti e registri


- ☐ Per poter interagire con la Memoria Centrale è necessario che ci siano:
 - ☐ linee di ingresso che specificano un indirizzo (in alcuni testi si fa riferimento al registro MAR, memory address register)
 - ☐ linee di uscita per poter inviare o trasferire il dato (in alcuni testi si fa riferimento al registro MDR, memory data register)
 - un segnale di controllo (generato dalla CU) per la lettura o la scrittura del dato

Osservazione. Oltre al segnale di controllo ce ne possono essere altri: protezione da scrittura della cella, bit di parità,....



MEMORIA CENTRALE torganizzazione fisica

☐ È prevista, pertanto, una architettura costituita da un decodificatore che riceve in ingresso l'indirizzo della locazione di memoria alla quale si vuole accedere ed una linea che abilita questa a porre il suo contenuto in uscita dalla memoria o trascrivere in essa il dato da memorizzare




MEMORIA CENTRALE: organizzazione fisica (limiti)

Una organizzazione di questo tipo è impraticabile nel caso in cui la memoria abbia una grande dimensione. Con indirizzi, di lunghezza m, è possibile indirizzare 2^m celle di memoria. Nel caso il valore di m sia grande (superi il valore 10) una architettura gestita da un singolo decoder è da escludere


Osservazione. Dal 2010 si usano sistemi con parole di lunghezza 32; pertanto è possibile indirizzare 2³²= 4294967296 celle di memoria. Un decoder che abbia 32 linee di ingresso e più di 4 miliardi di linee di uscita è una possibilità implementativa da escludere.

Inoltre dal 2014 i sistemi impiegano parole da 64bit




MEMORIA CENTRALE: suddivisione logica

- Per questo si ricorre ad una **suddivisione logica della Memoria Centrale** (*multi-dimensione*)
- ☐ La Memoria Centrale è suddivisa logicamente in **banchi** (*bank*, o piastre) e **blocchi** (*block*)
- L'indirizzo è suddiviso in campi ognuno con un significato associato ai banchi, blocchi e locazioni presenti e per ogni campo è presente un proprio decodificatore
- Ad esempio nel caso di due banchi con quattro blocchi avremo una suddivisione in tre campi : il primo campo di un bit indicante il banco; il secondo di due bit il blocco; il terzo dei rimanenti bit la posizione in cui risiede la locazione
- ☐ In questo modo il risparmio in termini di linee di connessione tra decoder e locazioni di memoria è del 90%-99%



MEMORIACENTRALE: suddivisione logica



Dispositivi di Input e Output

]/0

- I dispositivi di input/output (dispositivi di I/O o periferiche) consentono di collegare l'elaboratore, ed in particolare la Memoria Centrale con il mondo esterno (persone o altri dispositivi)
- ☐ Esistono numerosi tipi di dispositivi di I/O con caratteristiche molto varie che comportano problemi relativi alla conversione tra rappresentazione interna ed esterna dell'informazione



1/0

Dispositivo	Comportamento	Dati scambiati (KB/s)
Tastiera	Input	0.01
Mouse	Input	0.02
Stampante ad aghi	Output	1
Floppy	Storage	50
Stampante laser	Output	100
Disco	Storage	10.000
LAN	Input/Output	10.000
Display	Output	30.000

ollosotorq :O/I

- Quando c'è un trasferimento dati è opportuno che il dispositivo coinvolto e il processore operino in modo coordinato mediante un insieme di regole: il protocollo ☐ Il protocollo consente l'interazione tra dispositivo (identificato da un indirizzo) e la Memoria Centrale sotto il controllo del **Processore** ☐ il dispositivo deve essere in grado di operare qualora il processore ne
 - il dispositivo deve essere in grado di operare qualora il processore ne richieda l'intervento
 - ☐ il processore deve eseguire le operazioni che consentono il trasferimento solo quando il dispositivo è pronto

ollozotorq :O/I

- Nel **protocollo di input** una periferica vuole inviare dati all'elaboratore. I dati devono essere stipati in Memoria Centrale
- ☐ Il protocollo prevede
 - 1. L'individuazione del dispositivo di input che vuole inviare i dati
 - 2. La ricerca di un'area libera in cui stipare i dati
 - 3. Il prelievo del dato
- Ad esempio si richiede l'immissione di un valore da tastiera
 - 1. Si individua nella tastiera il dispositivo che vuole inviare i dati
 - 2. Si trova un'area libera della Memoria Centrale per stipare l'informazione
 - 3. Avviene il prelievo del dato immesso da tastiera residente in una memoria interna al dispositivo per essere spostato in Memoria Centrale

Individuazione del dispositivo di input Ricerca area libera in memoria Prelievo del dato per immissione in memoria


IA-32 Assembly Language Reference Manual

in \$0000FF

trasferisce un dato proveniente dal dispostivo il cui indirizzo identificativo è 255 nel registro AL

ollosotorg O/I

- Nel protocollo di output una periferica ospita i dati prodotti dall'elaboratore eli rielabora in relazione alla propria funzione (stampante, memoria di massa, controreazione nei joystick)
- ☐ II protocollo prevede
 - 1. L'individuazione del dispositivo che deve ricevere i dati
 - 2. Dei controlli sul dispositivo
 - 3. L'invio dei dati
- Ad esempio si richiede il salvataggio di una immagine su un disco magnetico
 - 1. Si individua il disco magnetico
 - 2. Si trova un'area libera per stipare l'informazione e si svolgono controlli (ad esempio si controlla il nome del file per evitare che ci siano duplicati)
 - 3. Avviene il trasferimento dei dati dalla Memoria Centrale al disco magnetico



out \$000010


trasferisce un dato contenuto nel nel registro AX al dispostivo il cui indirizzo identificativo è 16

olubom O/I


- Per interagire con il processore ogni dispositivo deve essere interconnesso ad un **modulo di I/O** (o interfaccia I/O o *controller*), cioè una rete sequenziale che colloquia con il processore inviando e ricevendo (tramite un bus di I/O) i segnali che, secondo il protocollo, controllano le operazioni di trasferimento
- ☐ Il protocollo di I/O pertanto è caratteristico dell'elaboratore, in quanto determinato dal modo di operare del processore, cioè dall'insieme di istruzioni di cui il processore può disporre per i trasferimenti. Questo vuol dire che i diversi dispositivi esterni collegati allo stesso elaboratore devono rispettare tutti lo stesso protocollo di I/O, indipendentemente dalla natura delle informazioni trasferite a dalla struttura fisica del dispositivo. Solamente in seguito il dispositivo da il giusto significato al codice ricevuto

rellorinos:0/l

- ☐ Schema di un dispositivo di input. Si evidenzia la sotto-rete (*controller*) che non dipende dal dispositivo e che è interessata nel colloquio con il processore
 - ☐ Il controller è la parte più significativa dell'interfaccia di I/O



1/0: controller dettaglio




1/0: controller

Protocollo INPUT


- 1. Il processore invia sull'I/O Address bus l'indirizzo del dispositivo e ne esamina lo stato tramite la linea di controllo READY che si propaga su I/O Control Bus
- 2. Se il dispositivo non è pronto il processore deve attendere e tornare al punto 1 (in alternativa procede elaborando un'altra istruzione e poi ripete il punto 1); se è pronto va la punto 3
- 3. Il processore avverte il dispositivo che può prendere un dato (il dispositivo è selezionato tramite le linee indirizzi e invia il segnale START). START resetta il flip-flop STATUS e in tale stato rimane per tutta la durata delle operazioni di produzione del dato da parte del dispositivo
- 4. Quando il dato è disponibile in REG, il dispositivo genera il segnale COMPLETE, settando STATUS (READY=0).
- 5. Nel frattempo il processore, in attesa del dato, esamina il flip flof STATUS campionando il segnale READY
- 6. Se <u>READY</u>= 1 il processore deve attendere e tornare al punto 5.
 Se <u>READY</u>= 0 il processore invia il segnale di controllo IO/RD per trasferire il dato presente in REG all'interno della locazione di memoria libera (cioè deputata ad ospitare il valore) lungo I/O Data Bus

rellorinos:0/l

☐ Schema di un dispositivo di output. Va evidenziato che il dispositivo fisico può essere situato anche in lontananza rispetto all'interfaccia (collegato con un opportuno canale di comunicazione)



rellorinos:0/l




1/0: controller

Protocollo OUTPUT

- 1. Il processore invia sull'I/O Address bus l'indirizzo del dispositivo e ne esamina lo stato tramite la linea di controllo READY che viaggia su I/O Control Bus
- 2. Se il dispositivo non è pronto il processore deve attendere e tornare al punto 1 o svolgere un'altra istruzione. Se è pronto va al passo 3
- 3. Se READY=0 il processore trasferisce il contenuto di una locazione di memoria nel registro di interfaccia del dispositivo (mediante il segnale di controllo I/O WR) sfruttando I/O Data Bus
- 4. Il processore avverte il dispositivo che gli ha trasferito un dato inviando il segnale START. START resetta il flip-flop STATUS e in tale stato rimane per tutta la durata delle operazioni di consumo del dato da parte del dispositivo. Quando il dato è stato letto da REG (cioè se si tratta di una stampante se è stato stampato o trasferito in una memoria interna a<u>lla stampante</u> dalla quale attingerà), il dispositivo genera il segnale COMPLETE, settando STATUS (READY=0).
- 5. Nel frattempo il processore, in attesa, esamina lo stato di STATUS campionando il segnale READY.
- Se READY=1 il processore deve attendere e tornare al punto 5
 Se READY= 0 il processore può eseguire un'altra istruzione oppure una nuova istruzione di trasferimento.

1/O: canonico e programmato


- Per indirizzare le unità di I/O e consentire l'accesso al dato da trasferire o recuperare, il processore ricorre ad una delle due seguenti tecniche:
 - Riservare all'I/O uno spazio di indirizzamento indipendente: si utilizzano specifiche istruzioni nelle quali si fornisce anche l'indirizzo identificativo del dispositivo da utilizzare nell'operazione (I/O -CANONICO)
 - Riservare una porzione dello spazio di indirizzamento in Memoria Centrale ai dispositivi di I/O, in modo che ogni volta che il processore utilizza un indirizzo di questa porzione (con una tipica istruzione di trasferimento dati cioè senza ricorrere a specifiche istruzioni) in realtà fa riferimento ad un dispositivo di I/O (I/O PROGRAMMATO)



Interconnessione tra moduli

Elemento di Interconnessione: registro

- Le informazioni elaborate da un calcolatore elettronico prendono in considerazione delle stringhe binarie che hanno il significato di operando, indirizzo o istruzione.
- Una stringa binaria, o parola (word), è una sequenza di bit di dimensione prefissata che deve essere considerata come unità indivisibile ed è stabilita a priori dal progettista dell'elaboratore.
- Le singole cifre costituenti una parola sono memorizzate in latch e l'insieme risultante è un componente denominato registro (a volte i termini parola e registro si considerano equivalenti).
- Il modo più semplice per realizzare un registro è quello di utilizzare n celle di memoria ed almeno due linee: una (write, W) per selezionare simultaneamente le n celle che compongono la parola e consentire la loro sovrascrittura con nuovi valori; mentre l'altra è di azzeramento (clear, C) del registro, cioè impostando, o 'pulendo', il contenuto di ogni latch con il valore 0.




Tipologie di Interconnessione

☐ Il transito di informazione è consentito dai sistemi di interconnessione, cioè delle reti che sono in grado di trasferire, o meglio duplicare, l'informazione contenuta nei registri

	Sorgente prefissata	Sorgente variabile
Destinazione prefissata	Punto a punto	Multiplexer
Destinazione variabile	Demultiplexer	Mesh, bus


Interconnessione punto a punto

- L'interconnessione **punto a punto** effettua il trasferimento della parola contenuta in un registro sorgente, Rs, a un registro destinazione. Rd
 - Tutti gli n latch di Rs (linee di uscita) sono legati agli n latch (linee di entrata) di Rd ovviamente predisponendo una linea (transfer o write) di controllo che indica, con il comando 1, il trasferimento di informazione (la sovrascrittura) e con 0 la conservazione del valore corrente nel registro destinazione




Interconnessione multiplexer

☐ Il multiplexer è la rete
d'interconnessione che
consente il trasferimento tra
m registri sorgenti e un
registro destinazione
prefissato




Interconnessione demultiplexer

☐ Il demultiplexer è la rete di interconnessione atta a favorire il trasferimento tra un registro sorgente e uno degli m registri destinatari




Interconnessione mesh

☐ Le reti **mesh** sono reti in grado di interconnettere tra loro m registri, o più in generale m componenti



Interconnessione bus


☐ Il **bus** è un fascio di k (di solito è uguale o maggiore alla dimensione del registro) linee. Per il trasferimento è sufficiente attivare la linea di ingresso di selezione (s) del registro sorgente e quella del registro destinazione



Buffer tri-state


- ☐ Il bus sfrutta un **buffer tri- state**, un dispositivo usato
 per permettere a più porte
 logiche di pilotare la stessa
 uscita, generalmente un bus
- ☐ Se la linea S ha carica positiva si consente il passaggio dei dati, da IN a OUT, altrimenti si inibisce il trasferimento

IN	S	OUT
0	0	-
1	0	-
0	1	0
1	1	1



Interconnessione bus

- ☐ I primi elaboratori avevano un unico bus chiamato anche **bus di sistema**. Esso era composto dai 50 ai 100 fili paralleli di rame che si inserivano nella scheda madre e i cui connettori erano distanziati a intervalli regolari per permettere l'inserimento di memorie e schede di I/O
- Attualmente si usano più bus (multi bus): uno specifico tra la CPU e la Memoria Centrale e (almeno) un altro bus per le periferiche



Interconnessione bus master/slave

- Alcune periferiche che si collegano al bus sono attive (master) e possono iniziare un trasferimento dati, mentre altre sono passive (slave) e restano in attesa di una richiesta
- Quando il processore ordina al controllore di un disco di leggere o di scrivere un blocco, svolge il ruolo di master, e il controllore del disco quello di slave. Successivamente però il controllore del disco fa da master nel momento in cui ordina alla Memoria Centrale di accettare le parole che sta leggendo dal disco
- La **Memoria Centrale** non può mai svolgere la funzione di master

Master	Slave	Esempio
CPU	Memoria	Prelievo delle istruzioni e dei dati
CPU	Dispositivo I/O	Inizio del trasferimento dei dati
Dispositivo I/O	Memoria	Scambio di dati
Coprocessore matematico	CPU	Prelievo degli operandi dalla CPU da parte del coprocessore

Interconnessione bus multipli e bus multiplexato

Il bus consente il transito di operandi,
dati e controlli

Il numero di linee che costituisce il bus
influenza la progettazione della macchina
(costi, organizzazione topologica,)

	, , ,
]	Per aggirare il problema di bus mulitipli si
	può usare un bus multiplexato. In questa
	architettura invece di tenere separate le
	linee d'indirizzo e quelle dei dati, si
	utilizza un certo numero di linee per
	entrambi: all'inizio di un'operazione sul
	bus le linee sono utilizzate per gli
	indirizzi, mentre in seguito vengono
	impiegate per i dati

ES.: nel caso di una scrittura in memoria
le linee d'indirizzo devono essere
impostate ai valori corretti e propagate
fino alla memoria prima di spedire i dati
sul bus

	CONTRO	PRO
Bus separati	Costoso	Rapido
Bus multiplexato	Lento	Economico

<u>Indirizzo</u>	
Dati	
Controllo	

Indirizzo	Dati	Controllo


Interconnessione bus


- □ Nel caso di un solo bus e di due o più dispositivi che richiedono contemporaneamente l'uso del bus si ricorre ad un arbitraggio del bus
- ☐ L'arbitraggio può essere centralizzato o decentralizzato



Interconnessione bus: arbitraggio centralizzato


- Arbitraggio centralizzato: un arbitro del bus (contenuto nella CPU o esterno ad esso) determina chi è il prossimo dispositivo
- L'arbitratore del bus, nel caso più semplice sfrutta la tecnica daisy chaining: ha un'unica linea di richiesta (non sa quanti e quali dispositivi hanno richiesto il bus, ma solo che c'è o non c'è almeno una richiesta)
- L'arbitratore abilita l'uso della linea. Il dispositivo di I/O più vicino verifica se ha richiesto l'uso del bus: se si, si impossessa del bus e non consente di trasmettere oltre il segnale di concessione. Se invece non ha fatto richiesta, propaga la concessione sulla linea in direzione del prossimo dispositivo
- Per evitare che la scelta ricada sempre sulla distanza e non sul tipo di dispositivo si possono usare delle **linee di** priorità
- Nei sistemi in cui la memoria è collegata al bus principale, la CPU deve competere con tutti i dispositivi di I/O praticamente a ogni ciclo. Di solito la CPU ha la priorità più bassa rispetto gli I/O. I dispositivi di I/O sono obbligati ad acquisire il bus molto velocemente, pena la perdita dei dati in arrivo. I dischi che ruotano ad alte velocità, per esempio, non possono aspettare





Interconnessione bus: arbitraggio decentralizzato


- Nell'arbitraggio decentralizzato del bus si usano più linee di richiesta, ciascuna con la propria priorità
- Quando un dispositivo vuole utilizzare il bus invia un segnale lungo la linea di richiesta.
- Tutti i dispositivi monitorano tutte le linee di richiesta in modo che alla fine di ciascun ciclo di analisi del bus ognuno di loro può sapere se era il richiedente con priorità più elevata e se quindi ha diritto a utilizzare il bus durante il ciclo successivo
- Rispetto al metodo centralizzato questo schema di arbitraggio richiede un maggior numero di linee di bus, ma evita il potenziale costo dell'arbitratore. Un altro limite è che il numero di dispositivi non può superare il numero delle linee di richiesta



Macchina di Harvard


Macchina di Harvard

- La prima data ufficiale in cui si realizzò un modello di elaboratore elettronico fu il 1944 con la "macchina di Harvard", dal nome del college in cui si trovava il gruppo di lavoro che l'aveva ideata (fu adottata dall'elaboratore MARK)
- La macchina di Harvard era costituita da una Unità di Calcolo, una Unità di Controllo, una Memoria delle Istruzioni, una Memoria Dati ed un modulo per i Dispositivi di input ed output, opportunamente collegati per consentire un flusso di comandi e di controlli che ne permettevano il funzionamento e colloquio reciproco e lo svolgimento di una istruzione ad un colpo di clock.




Macchina di Harvard

- La "macchina di Harvard" fu migliorata nel 1982 con un set appropriato, multibus e una serie di registri ad uso generale che consentivano di eseguire ciascuna istruzione di lunghezza fissa a 32bit in un solo colpo di clock
- il progetto iniziò nel 1981 per opera di John L. Hennessy dell'Università di Stanford
 - Realizzazione di una architettura di tipo RISC (poche istruzioni e pochi modi di indirizzamento) e in grado di realizzare la tecnica della canalizzazione (pipeline)
 - ☐ Suddivisione della Memoria Centrale in due parti fisiche (Memoria Istruzioni e Memoria Dati) per garantire l'esecuzione di una istruzione in un solo ciclo di clock



M. Joseph and S Ravi (2006) FPGA Implementation for Low Power Self Testable MIPS processor https://www.researchgate.net/figure/A-Simplified-MIPS-Processor-Architecture_figl_3(7)16628

Macchina di Harvard evoluzione: IMIPS



Macchina di Harvard evoluzione: IMIPS

