
Architettura degli Elaboratori Elettronici

Dott. Franco Liberati liberati@di.uniroma1.it


| U | Una interruzione (<i>interrupt</i>) è un evento che cambia la normale sequenza di un programma in esecuzione per svolgere un altro |
|---|---|
| | Possibili cause: |
| | ☐ I/O: interazione con tastiera, interazione con mouse |
| | ■ Malfunzionamento hardware: Il bit di parità in memoria è incoerente, abbassamento della tensione di alimentazione, carta inceppata di una stampante |
| | ☐ Programma : overflow, divisione per zero, istruzione non riconosciuta, accesso ad un indirizzo errato, richiesta di interazione con file o dispositivi HW |
| | ☐ Timer : interruzione periodica (es.: ogni 10ms) per analizzare il tempo speso da una applicazione e per cedere eventualmente il processore ad un'altra applicazione (<i>multiprogrammazione</i>) |

- ☐ Le **interruzioni** sono concepite per migliorare l'efficienza dell'elaborazione
 - ☐ Permettono di liberare il processore da compiti gravosi di sincronizzazione
 - ☐ Sono utili soprattutto per gestire le operazioni realizzate da componenti che hanno tempi di risposta superiori a quelli del processore (es. dispositivi di Input ed Output)

- Se il ciclo del processore prevedesse esclusivamente il calcolo sorgerebbero alcuni problemi, come per esempio:
 - un'applicazione "prepotente" potrebbe impadronirsi della CPU senza mai lasciarla
 - non ci sarebbe modo di rimuovere forzatamente un'applicazione che entra per errore in un ciclo infinito
 - ☐ il Sistema Operativo, in generale, avrebbe un controllo limitato sul sistema (es.: non si potrebbero eseguire più programmi in memoria)




- ☐ La soluzione comunemente adottata consiste nel permettere al sistema, il "Supervisore", di prendere il controllo del processore al termine dell'elaborazione di una istruzione o in una fase non interrompibile:
 - ☐ Questo avviene esclusivamente nel caso si verifichino eventi "eccezionali", di solito asincroni con l'esecuzione del programma correntemente in corso
 - ☐ In assenza di tali eventi l'elaborazione procede nella consueta maniera




Classificazione

- ☐ Interruzioni possono essere classificate come:
 - ☐ Interruzione hardware: il segnale di interruzione è scaturito da un componente esterno alla CPU (es.: l'immissione di un carattere da tastiera)
 - ☐ Interruzione software: il segnale di interruzione è scaturito da un programma
 - ☐ **Trap:** interruzione richiesta dal programmatore
 - ☐ Eccezioni: interruzione determinata durante l'elaborazione di un programma (es.: una divisione per zero)




Classificazione

- Le interruzioni possono essere classificate anche in relazione al clock della macchina:
 - ☐ Asincrone (il loro accadimento non è noto, sono indipendenti dal clock)
 - ☐ Interruzioni esterne (generate da un dispositivo di I/O; es.: inceppamento carta)
 - ☐ Interruzioni interne (generate da un programma, anche note come eccezioni) es.: la creazione di un file
 - ☐ Sincrone (il loro accadimento è noto, perché richiesto dal programmatore: è una specifica istruzione)
 - □ Trap



Sistemi di interruzioni: classificazione

- Un elaboratore elettronico dotato di un sistema di interruzione può avere una architettura:
 - Mascherabile: l'interruzione può essere interrotta a sua volta per svolgerne un'altra (di solito più importante, cioè a priorità più alta)
 - Non mascherabile: una volta richiesta l'interruzione questa deve essere espletata senza la possibilità di essere interrotta da altre



Superamento dell'I/O canonico e programmato

☐ I moduli di interfaccia dei dispositivi collegati ad un elaboratore hanno una parte indipendente, il controllore (controller), dal dispositivo stesso che consente di adottare protocolli di I/O uniformi per il trasferimento di dati ☐ Le interazioni tra un processore ed un dispositivo esterno prevedono la possibilità di una attesa nel caso in cui il dispositivo non sia pronto ad intraprendere la transizione ☐ La velocità con cui opera un processore (ordine di grandezza per il trasferimento dati è di 10⁷-10⁹ parole al secondo) è di parecchi ordini di grandezza più elevata rispetto le operazioni di un dispositivo (ad esempio i dischi magnetici 10⁶ byte/secondo ed i nastri magnetici 10⁵ byte/secondo) ☐ Una interruzione, rispetto ad un I/O programmato consente di ridurre i tempi utili alla CPU per fare altre cose


Modalità operativa

- ☐ Un *interrupt* interrompe il programma in esecuzione e trasferisce il controllo a un **gestore di interruzione** deputato a svolgere le azioni appropriate
- ☐ Al loro compimento, il gestore di interruzione restituisce il controllo al programma interrotto. È suo compito far riprendere il processo interrotto esattamente dallo stesso stato e posizione in cui si trovava al momento dell'interruzione, il che implica il ripristino di tutti i registri interni allo stato precedente all'interruzione

Modalità operativa: seguenza di attivazione

☐ Sequenza di attivazione:


- la Periferica o il processore (nel caso di una interruzione interna) alza il segnale di interruzione (INT)
- 2. il Processore interrompe il programma in esecuzione
- 3. la Periferica è informata che l'interrupt è stato ricevuto (Ack)
- è eseguita la procedura che risolve la richiesta di interruzione (ISR)
- 5. si ripristina il programma originale



Sistema di interruzione


- ☐ Un **sistema di interruzione** deve:
 - garantire che non vi siano interferenze indesiderate sul processo interrotto
 - ✓ La coerenza della ri-esecuzione del processo avviene tramite il salvataggio ed il ripristino del contesto esistente nel momento in cui si verifica una interruzione (commutazione del contesto)
 - identificare il dispositivo che ha generato l'interruzione al fine di selezionare ed attivare la routine ad esso associata (riconoscimento delle interruzioni)
 - risolvere le diverse interruzioni generate dai svariati dispositivi tramite la definizione di un ordine di gestione nel caso di un sistema a mascheramento (gerarchia di priorità)

Attivazione di una interruzione



Commutazione del contesto

- ☐ Il contesto sul quale un programma opera è costituito dalle informazioni presenti nei seguenti registri (lo stato volatile della macchina):
 - il Program Counter, che contiene l'indirizzo della istruzione da cui dovrà essere ripresa l'esecuzione del programma interrotto
 - i bit di condizione (implicitamente conservati nel Registro di Stato) per ritornare ad una situazione coerente con le ultime istruzioni elaborate prima del salto (infatti i CC potrebbero essere modificati dalla routine di servizio)
 - i registri del modulo ALU, che possono contenere dati che il programma interrotto non ha terminato di elaborare



Commutazione del contesto

- ☐ Il **salvataggio del contesto** può essere effettuato solo quando si è raggiunta una situazione ben definita e ricostruibile (esempio: prima che inizi la fase di *fetch* della istruzione successiva)
- L'operazione di salvataggio può essere intesa come una commutazione dal contesto del programma che è interrotto a quella della routine di servizio. Analogamente il ripristino è ancora una commutazione: dal contesto della routine di servizio a quello del programma da proseguire
- □ Pertanto è opportuno che non si verifichino altre interruzioni mentre sono in corso le operazioni di commutazione del contesto (fase protetta), altrimenti ci potrebbero essere anomalie che comprometterebbero il corretto funzionamento del sistema

Commutazione del contesto

- Per far questo si può dotare il processore di un campo di interruzione che consenta di definire se può essere interrotto o no, affinché non sia possibile interferire con le operazioni di commutazione
- ☐ Il campo può essere conservato nel Registro di Stato e può essere di un solo bit, identificato dalla lettera I (bit di interrompibilità, Interrupt flag), o di più bit nel caso si vogliano gestire più interruzioni
 - ☐ Di solito con I=1 si accettano interruzioni con I=0 si rifiutano

Registro di stato



Registro di stato



Metodi per il riconoscimento delle interruzioni

- L'uso di un sistema di interrupt implica che ci siano in Memoria Centrale tante **routine di servizio** (*interrupt service Routine*, ISR) quanti sono i dispositivi collegati all'elaboratore o quante interruzioni software devono essere soddisfatte
- ☐ Questa moltitudine di routine prevede che vi sia la corretta identificazione del dispositivo o della richiesta del trap
- ☐ L'individuazione può avvenire:
 - tramite una sequenza di istruzioni atte all'individuazione del dispositivo che faccia da preambolo comune a tutte le routine e pertanto eseguita all'inizio di ogni interruzione (scansione delle interruzioni o polling)
 - prevedendo che il dispositivo, oltre a generare la richiesta di interruzione invii una informazione più completa come ad esempio un codice di identificazione univocamente associato al dispositivo chiamante (interruzione vettorizzata)

Gerarchia delle interruzioni

- In alcune applicazioni le elaborazioni previste da una sequenza di istruzioni devono essere eseguite, dopo un evento esterno, entro un **tempo massimo** determinato da esigenze che variano a seconda del dispositivi e del sistema in considerazione e secondo un ordine prestabilito
- Si può pensare ad un sistema per il rilevamento termico del nocciolo di una centrale nucleare, che ogni Δt campiona la temperatura: il prelievo del dato prodotto deve avere luogo entro l'intervallo temporale fissato, altrimenti il dato non è prelevato o è distrutto dal sopraggiungere del successivo (e in un contesto così pericoloso sono due condizioni da scongiurare!!!). Altresì per dispositivi come i terminali video o di stampa, generalmente, la visualizzazione o la riproduzione può essere rimandata senza gravi problemi

Gerarchia delle interruzioni


Per questo è opportuno che un sistema di interruzione sia in grado di assicurare che le richiesta di interruzioni provenienti dai dispositivi con esigenze di **tempo reale** (o real time) più critiche siano gestite con priorità superiore rispetto alle altre ☐ La priorità deve essere considerata: quando sono presenti contemporaneamente più interruzioni quando si presenta una interruzione mentre è in corso il servizio di un'altra ☐ Nel primo caso è necessario che ci sia una discriminante per consentire un ordinamento che porti ad individuare il dispositivo che ha esigenze prioritarie e lasci pendenti gli altri. Nel secondo caso la priorità consente di stabilire se l'interruzione in atto debba essere sospesa a vantaggio di una nuova interruzione, oppure no ☐ Al fine di comprendere meglio i sistemi di interruzioni saranno presentati due possibili progettazioni con i principali componenti hardware e le relative routine software

Polling

- ☐ Nel polling o I/O controllato da programma o scansione delle interruzioni
 - ☐ Alla fine di ogni istruzione la CPU interroga il Registro di Stato dei dispositivi per vedere se almeno una periferica ha richiesto una interruzione
 - ☐ Il polling impedisce alla CPU di fare altro durante l'attesa; infatti la CPU si blocca in quello che si chiama *busy-waiting*


Polling: segnalazione di un dispositivo

- Nel polling è necessario fornire nel modulo di interfaccia dei dispositivi, un bit I (conservato in un registro di stato del dispositivo) che segnala la richiesta di interruzione
- Ovviamente questa linea è legata anche al bit di interrompibilità presente nella CPU (tipicamente nel registro di stato) per abilitare (1) o non abilitare (0) le interruzioni
- Dopo aver completato una istruzione il processore deve analizzare il segnale uscente e vedere se è 1, in questo caso ci sarà l'accettazione dell'interruzione



Polling: segnalazioni di più dispositivi

☐ In una architettura è logico pensare che siano collegati più dispositivi e quindi si può pensare ad una circuiteria realizzata con un OR logico o, più comunemente, ad un collegamento wired OR di porte open collector che consenta di usare un'unica linea per far pervenire alla CPU le diverse richieste



Polling: commutazione del contesto

- Il completamento della commutazione del contesto può avvenire in maniera più o meno radicale (salvando tutte le informazioni contenute nei registri e nella ALU codice semplice e compatto ma efficienza bassa; oppure solo le informazioni che effettivamente vengono alterate nel corso del servizio dell'interruzione codice complesso ma efficienza alta)
- Per avere un hardware molto semplice è possibile pensare che le uniche operazioni interessate alla commutazione del contesto siano quello di salvataggio del contenuto dello PC e dello SR nello stack
 - ☐ In generale si salva tutto lo stato volatile della macchina grazie ad una procedura nota come handler

Salvataggio

SR ←Push #salvataggio dello SR nello stack PC ←Push #salvataggio del PC nello stack

Ripristino

PC ←Pop #ripristino valore del PC SR ←Pop #ripristino valore del SR

Polling: commutazione del contesto

- In seguito la procedura setta a 0 il flag I per impedire che ci sia una altra interruzione (architettura non mascherabile)
- ☐ Infine è necessario inserire nel PC l'indirizzo della prima istruzione di routine di servizio di interruzione
 - Se l'hardware consentisse una identificazione del dispositivo si potrebbe passare direttamente l'indirizzo della routine di gestione dell'interruzione associata, ma in questa modalità non è possibile farlo direttamente pertanto si punta ad una routine di preambolo comune a tutte le routine atta al riconoscimento del dispositivi (nell'esempio a destra la routine di preambolo risiede nell'indirizzo riservato 0x1000)

Salvataggio

0 ←I #set del flag I per impedire altre interruzioni

SR ←Push #salvataggio dello SR nello stack
PC ←Push #salvataggio del PC nello stack

0x1000 ←PC #"forzatura" del PC al valore della routine di

preambolodella sequenza di polling

Ripristino

SR ←Pop #ripristino valore del SR PC ←Pop #ripristino valore del PC

Polling: identificazione dell'interruzione

- A questo punto il riconoscimento dell'interruzione può avvenire tramite il **polling**: interrogando ad uno ad uno gli *n* dispositivi(o le *n* tipologie di interruzione gestibili dalla macchina) fino a che non si trova il richiedente del servizio
- □ La sequenza di istruzione del polling (*handler*) prevede un salto a subroutine agli indirizzi SERV_n delle corrispondenti routine di servizio del dispositivo chiamante DISP_n

Istruzioni di polling

JR DISP1,SERV1 JR DISP2,SERV2 JR DISP3,SERV3

•••

JR DISPn, SERVn

JR: jump to routine

Polling: Gerarchia di priorità


- Per quanto riguarda la gerarchia di priorità si può pensare che l'ordine con cui i dispositivi sono analizzati dalla sequenza di polling indica anche una gerarchia di priorità (in caso di richieste contemporanee è esaminata la prima)
- Nel caso in cui si debba prevedere la possibilità di interrompere una routine di servizio (architettura mascherabile) è necessario utilizzare una istruzione di SETI che setta il bit di Interruzione (I) a 1 e renda il processore nuovamente interrompibile (inoltre vanno presi ulteriori accorgimenti)

Istruzioni di polling

JR DISP1,SERV1 JR DISP2,SERV2 JR DISP3,SERV3

• • •

JR DISPn, SERVn



Polling: esempio

☐ Si supponga di dover acquisire 4096 parole situate nel settore 0x400000 dal disco magnetico (DISCOHC) e trasferirle in memoria

| Programma | | | | | |
|---|-------------|---------|-------------|-------|--|
| MOVE DISCOHD_C,40 | 096 | #num | ero di by | te da | |
| | | | rire (conta | • | |
| MOVE DISCOHD_P, 02 | x400000 | | zione sul | disco | |
| | | | primo | byte | |
| | | (indir | izzo) | | |
| START DISCODH | | #com | ando | per | |
| | | acqui | sizione del | | |
| | | primo | dato | | |
| Quando il dato è | pronto | viene | generata | una | |
| interruzione che effettua il salvataggio: | | | | | |
| 0 ←I | #non cons | sente a | ltre | | |
| | interruzio | ne | | | |
| SR ←Push | #salvatag | gio con | testo | | |
| PC ←Push | #salvatag | gio con | testo | | |
| 0x1000 ←PC | #salta al p | olling | | | |

Polling: esempio

...e punta alla sequenza di polling (che, nell'esempio, inizia alla locazione 0x1000) in cui riconosce il dispositivo attivo:

... # sequenza di polling
JR FLOPPY, SAD1 # sequenza di polling
JR DISCOCD, SAD4 # sequenza di polling
JR DISCODVD, SAD5 # sequenza di polling
JR DISCOHD, SAD3 # attiva la routine SAD3 del DISCOHD

...

Polling: esempio

```
SAD3:
              PUSH $t0
                                          # salva il contenuto del registro $t0
              PUSH $t1
                                          # salva il contenuto del registro $t1
              MOVE $t0, DISCOHD C
                                          # copia il valore del contatore corrente in $t0
              MOVE $t1, DISCOHD P
                                          # copia il valore della locazione corrente in $t1
                                          # trasferisce una parola dal disco alla memoria
              SUB $t0,$t0,1
                                          # decrementa il contatore
              ADD $t1,$t1,1
                                          # indica il successivo indirizzo
              BNZ StO. NEXT
                                          # se non è ultimo dato va a NEXT
              JMP EXIT
                                          # ...e salta alla fine
NEXT:
              MOVE DISCOHD C, $t0
                                          # salva valore del contatore nella locazione DISCOHD C
              MOVE DISCOHD P, $t1
                                          # salva valore della locazione nella locazione DISCOHD P
              POP St1
                                          # ripristina contenuto del registro $t0
              POP StO
                                          # ripristina contenuto del registro $11
              START DISCOHD
                                          # avvia l'acquisizione successiva
EXIT:
              POP $t1
                                          # ripristina contenuto del registro $t0
              POP StO
                                          # ripristina contenuto del registro $t1
              RTI
                                          # ritorna al programma interrotto RETURN FROM INTERRUPT
```


Interruzioni: strategie di miglioramento

☐ Per migliorare l'**efficienza di un sistema di interruzione** si cerca di ottimizzare il tempo di risposta, cioè il tempo che intercorre tra l'istante in cui un dispositivo sollecita l'intervento del processore e quello in cui il processore inizia l'esecuzione della prima istruzione utile di interazione col dispositivo (dai 1-2 microsecondi a 20-30 per sistemi meno sofisticati) Per ottenere tale obiettivo possono essere considerati diversi approcci nelle diverse fasi che vedono coinvolti una interruzione ☐ Nella parte di commutazione del contesto si può pensare di effettuare un salvataggio delle informazioni che costituiscono il contesto in registri appositi (in questo modo si aumentano i costi, perché deve essere realizzato un set di registri per ogni livello di priorità corrispondente; ma si incrementa la velocità: non c'è alcuna perdita di tempo per eseguire una salvataggio nello stack)

Interruzione Vettorizzata

- Un ulteriore vantaggio può esserci utilizzando un sistema di interruzione vettorizzato (interrupt vectored system) grazie al quale è possibile identificare direttamente il dispositivo che richiede un servizio
- Un sistema siffatto prevede che nel modulo interfaccia di ciascun dispositivo sia presente un registro in cui è memorizzato un codice di identificazione o **numero vettorizzato di interruzione** (o *interrupt vector number*, IVN) che viene inviato al processore quando si verifica l'interruzione richiesta dal dispositivo
- ☐ Il codice potrebbe puntare direttamente alla routine di servizio, ma questa scelta non è la migliore: per questo si utilizza un IVN che rimanda ad un indirizzo di una locazione di memoria che contiene l'indirizzo iniziale alla routine di gestione dell'interruzione

Osservazione. La gerarchia tra i dispositivi può essere dettata dal valore del IVN



Interruzione Vettorizzata

☐ Utilizzando questo modo, il processore non ottiene solo la richiesta di interruzione, ma anche un **indirizzamento indiretto** fornito tramite l'IVN ☐ II programmatore, in questo caso, deve collocare nelle celle di memoria indirizzate dai codici IVN gli indirizzi delle rispettive routine di servizio ☐A questo scopo è riservata una tabella in memoria in cui risiedono gli indirizzi alle **routine** di servizio (interrupt service Routine, ISR) Di solito la tabella risiede nella parte alta della memoria in modo tale che si possa rintracciare l'indirizzo utilizzando codici con pochi bitit

Salvataggio

SR ←Push #salvataggio dello SR nello stack
PC ←Push #salvataggio del PC nello stack
0 ←I #set del flag I per impedire altre
#interruzioni

... #Invio segnale di blocco su altri dispositivi PC ←(IVN) #"forzatura" del PC al vettore interruzioni

cioè si mette l'indirizzo contenuto nella cella

#di memoria puntata dal valore di IVN

Nella ISR c'è un RITORNO DA INTERRUPT (RETI)

Ripristino

PC ←Pop #ripristino PC SR ←Pop #ripristino SR

Interruzione Vettorizzata

L'indirizzo effettivo che viene forzato al PC nasconde un indirizzamento indiretto perché nella tabella delle interruzioni c'è l'indirizzo di dove si trova la routine di gestione

Questo metodo è utile per non tenere tutte le routine di gestione in memoria (ma solo dei dispositivi connessi)

☐ In questo modo è possibile locare le routine in memoria in punti diversi (ottimizzazione della Memoria Centrale)

Una volta finito la ISR ha una istruzione che ripristina il sistema (RTI, return from Interrupt)

Osservazione. Se si utilizza un IVN si dimensione 256 è possibile usare un codice di soli 8 bit

Salvataggio

SR ←Push #salvataggio dello SR nello stack
PC ←Push #salvataggio del PC nello stack

 $0 \leftarrow I$ #set del flag I per impedire altre

#interruzioni

... #Invio segnale di blocco su altri dispositivi

PC ←(IVN) #"forzatura" del PC al vettore interruzioni

cioè si mette l'indirizzo contenuto nella cella

#di memoria puntata dal valore di IVN

PC ←MAR #Modo di indirizzamento indiretto


ROUTINE DI GESTIONE

Nella ISR c'è un RITORNO DA INTERRUPT (RETI)

Ripristino

PC ←Pop #ripristino PC SR ←Pop #ripristino SR

Interruzione Vettorizzata



Modalità di esecuzione

| La presenza di interruzioni è spesso collegata alla gestione delle funzionalità "di basso livello" dell'elaboratore |
|---|
| gestione del disco, periferiche, timer, etc. |
| Normalmente, i programmi per la gestione di tali funzionalità devonc avere accesso a tutte le caratteristiche dell'elaboratore |
| ☐ tipicamente, è meglio evitare invece che questo sia concesso ai normali programmi utente |
| Molti processori prevedono pertanto (almeno) due modalità: |
| Supervisore (accesso pieno alle funzionalità del sistema) |
| Utente (accesso limitato alle sole istruzioni standard) |
| All'accettazione dell'interruzione, la CPU cambia modalità di esecuzione passando da Utente a Supervisore |
| |


Driver

| La modalità di esecuzione Supervisore è normalmente pensata per l'esecuzione di routine che sono gestite da Sistema Operativo |
|---|
| L'insieme di routine, comprese le ISR, che gestiscono l'interazione con una particolare periferica viene detto driver |
| Ogni periferica ha il proprio funzionamento e necessita pertanto dei propri driver |
| questo è il motivo per cui l'installazione di una nuova periferica comporta normalmente l'installazione dei corrispondenti driver |


Interruzione Vettorizzata: gestione di più interruzioni

- ☐Nel caso di più interruzioni si può procedere in due modi
 - ☐ Mascherabile: l'interruzione può essere interrotta a sua volta per svolgerne un'altra (di solito on priorità più alta)
 - ☐Non mascherabile: una volta richiesta l'interruzione questa deve essere espletata senza la possibilità di essere interrotta da altre (si avrà una sequenza di istruzioni lasciando "appese" le interruzioni che intervengono dopo la prima

Caso canonico: due interruzioni seguenziali



Interruzioni multiple annidate



Interruzione Vettorizzata: fasi protette

□Anche se subentra una richiesta di interruzione a più alta priorità, ci sono alcune **fasi del servizio di un'interruzione** (salvataggio e ripristino del contesto) **che non possono essere interrotte (fase protetta)**

- ☐ Sospensione esecuzione del programma corrente
- ☐Salvataggio del contesto
- ☐ Inizializzazione del PC all'indirizzo di ingresso della routine per la gestione dell'interrupt
- ☐ Esecuzione della routine di interruzione ISR
- ☐Ripristino del contesto
- **□**Continuazione esecuzione del programma corrente

Fase protetta

Fase protetta

Interruzioni multiple: tempi

| Programma Utente | | ISR STAM | ISR STAMPANTE | | ISR SCHEDA RETE | | ISR DISCO | |
|--|-------|----------|--|--------|-----------------|------|-----------|--|
| T=1 | | 7 T=1 | | T=1 | | T=1 | | |
| T=2 | × | T=2 | ^ | T=2 | . ~ | T=2 | | |
| T=3 | TRAP | T=3 | X/ | T=3 | | T=3 | | |
| 1-3 | IIIAF | T=4 | | T=4 | | T=4 | | |
| | 1 | T=5 | | T=5 | | T=5 | | |
| | | T=6 | The state of the s | 75 T=6 | | T=6 | | |
| | t=10 | | | J | ج ا | T=7 | | |
| | ,, | T=8 | | | t=21 | T=8 | | |
| | | | | | \ | T=9 | | |
| A questi tempi va aggiunto: il tempo di commutazione del contesto e ripristino | | | | | | T=10 | | |

Interruzioni multiple: tempi

- ☐ Il salvataggio dello stato incrementa il ritardo tra l'istante di ricezione della richiesta di interruzione e l'istante in cui inizia l'esecuzione della routine di interrupt
- ☐ Questo tempo viene detto latenza di interrupt ed indica l'intervallo temporale massimo che intercorre tra la richiesta di attenzione e l'effettivo servizio dell'interruzione

Interruzioni esterne

INTERRUZIONI ESTERNE

Esempi rilevanti


- ☐ Tra le principali **interruzioni esterne** devono essere evidenziate:
 - Stampante
 - Richiesta di stampa
 - Stampa non collegata
 - Mancanza o inceppamento carta per la stampa
 - **❖**Mouse
 - Tastiera
 - Mancanza della tastiera
 - ❖ Video
 - Sconnessione con l'elaboratore (segnale assente)

Interruzioni interne

INTERRUZIONI INTERNE

Generalità

- □ All'interno dell'elaboratore possono verificarsi anche delle interruzioni generate dal processore stesso (interruzioni interne o eccezioni) e sono asincrone o volutamente dal programmatore (trap) e sono sincrone
- Le generazioni di queste richieste di interruzioni possono essere di tipo recuperabili (soft o fisiologiche) o irrecuperabili (hard o patologiche)



INTERRUZIONI INTERNE

Generalità

- ☐ Tra le principali **interruzioni interne asincrone** vanno evidenziate:
 - Il tentativo di eseguire una divisione per zero (zero divide)
 - La mancanza di **tensione di alimentazione** (*power failure*)
 - ❖ Indirizzo errato (address error): condizione che si verifica quando si chiede l'accesso ad una cella di memoria non fisicamente presente. Questa interruzione è sfruttata nella memoria virtuale che sarà presentata in seguito
- ☐ Tra quelle sincrone c'è
 - L'esecuzione della modalità trace (single step): si verifica una interruzione dopo ogni istruzione eseguita

Interruzioni software


Generalità

Nei processori attuali si prevede la possibilità che un programma richieda in modo esplicito un'interruzione a se stesso. Si ha una **interruzione software** (o trap): una interruzione voluta e scritta dal programmatore. Al contrario delle comuni interruzioni fino ora viste, che sono segnali asincroni (è imprevedibile stabilire quando occorrano), le interruzioni software invece si verificano in corrispondenza dell'istruzione che le richiedono (segnale sincrono) Il meccanismo delle trap è uguale alle altre interruzioni e simile al salto a subroutine (infatti le trap sono incluse di diritto nella classificazione delle istruzioni). In entrambi i casi si ha il salvataggio dello stato volatine della macchina, ma la differenza è nell'attivazione: nel salto a subroutine si conosce l'indirizzo della routine a cui si vuole saltare; nelle trap invece l'indirizzo è ricavato dalla tabella del IVN e non richiede che il programma chiamante conosca l'indirizzo del sotto-programma chiamato. Questa strategia è utile anche per richiamare moduli oggetti e

librerie esterni al codice eseguibile in corso di elaborazione

Esecuzione

- 1. Esecuzione del programma
- Caricamento istruzione TRAP con identificativo (o etichetta) #10
- 3. Decodifica istruzione (riconoscimento di interruzione software)
- 4. Esecuzione
 - A. Commutazione del contesto: salvataggio SR e PC nello stack e dello stato volatile
 - Forzatura del PC all'indirizzo individuato dall'etichetta #10 ed eventuale mascheramento
- 5. Salto a IVN
- Salto alla routine di servizio (si forza anche in questo caso il PC all'indirizzo trovato nell'IVN)
- 8. Esecuzione routine di servizio
- 9. Ripristino del contesto
 A. Recupero dallo stack del SR e del PC
 dello stato volatile della macchina



10. Prosecuzione istruzione del programma

Esempio IVN Motorola 53000


| Numero vettore (IVN) | Indirizzo | Assegnamento |
|----------------------|-----------|--------------------------|
| 0 | 0 | Reset PC |
| 2 | 8 | Errore Bus |
| 3 | 12 | Errore di Indirizzo |
| 4 | 16 | Istruzione illegale |
| 5 | 20 | Divisione per zero |
| ••• | | |
| 9 | 36 | Trace |
| ••• | | |
| 12-23 | 48-95 | Riservati |
| ••• | | |
| 32 | 128 | Trap #0 |
| 33 | 132 | Trap #1 |
| ••• | | |
| 47 | 188 | Trap#15 |
| | | |
| 65-255 | 256-1023 | Vettori interrupt utente |

Generalità

- Le trap sono utilizzate per usufruire delle librerie di sistema che in questo modo possono essere modificate (nelle versioni successive) in modo del tutto trasparente ai programmi degli utenti. Per questo motivo molto spesso si usa il sinonimo di **chiamata a sistema** (syscall)
- ☐ In questo caso l'indirizzo contenuto nella locazione di memoria puntata dal TRAP riporta l'indirizzo della routine o libreria a cui si deve accedere (esempio di multiprogrammazione), alla fine della libreria c'è un ritorno esplicito al programma originale

Miglioramento: multiprogrammazione

Inoltre grazie alle interruzioni generate nel Sistema Operativo a tempi prestabiliti è possibile la multiprogrammazione: cioè più programmi eseguiti in memoria ad intervalli regolari e separati che danno un effetto di pseudo parallelismo



Interruzione nel IVIIPS

Interruzioni nel IMIPS

| Nel MIPS il controllo della CPU, prima di saltare all'handler predisposto dal Sistema Operativo (sito ad un indirizzo fisso), deve salvare in un registro interno un identificatore numerico del tipo deccezione/interruzione verificatosi. |
|---|
| L'handler accederà al registro interno per determinare la causa dell'eccezione/interruzione |
| Nel MIPS si usa il registro, denominato Cause , per memorizzare il motivo dell'eccezione/interruzione |
| Il valore del Program Counter corrente è salvato nel registro EPC (Exception PC) tutto il resto deve essere salvato dall'handler |

Interruzioni nel IMIPS

☐ Il sistema (ma anche il datapath corrispondente) deve essere progettato per ☐ individuare l'evento inatteso ☐ interrompere l'istruzione corrente ☐ salvare il PC corrente (nel registro interno **EPC**) ☐ salvare la causa dell'interruzione nel registro Cause (vedere Coprocessore 0 del MARS) ☐ saltare ad una routine del SO (exception/interrupt handler) ad un indirizzo fisso: 0xC0000000

Interruzioni nel IMIPS

- ☐ II MIPS non salva alcun altro registro oltre il valore del PC
 - ☐ è compito dello handler salvare altre porzioni dello stato corrente del programma (es.: tutti i registri generali), se necessario
 - **❖**approccio RISC => semplice e minimale
 - esistono CPU dove il "salvataggio esteso" dello stato viene sempre effettuato prima di saltare all'interrupt handler
 - **❖** salvataggio garantito dal microcodice => complesso
 - **❖**approccio CISC

Interruzioni nel IMIPS

