

## Variabili che variano nel tempo Le variabili booleane non avranno più un semplice assegnamento di 0 o 1, ma tale assegnamento varierà nel tempo Ciò viene rappresentato tramite un *diagramma temporale*, rappresentazione grafica che consente di mostrare la variazione dei valori di una variabile nel corso del tempo. Es.: x to t1 t2 t3 Analogamente, si può rappresentare mediante un diagramma temporale l'evoluzione di una rete sequenziale: Es.: x y AND (ideale) AND (reale)

## Reti sequenziali



Finora abbiamo solo considerato circuiti aciclici.

Questo perché abbiamo implicitamente assunto che le porte siano *ideali*, nel senso che hanno un tempo di attraversamento nullo.

Con questa assunzione non ha senso avere



perché il valore di *y* dipenderebbe da se stesso (definizione malfondata).

In realtà, le porte hanno un tempo di attraversamento, tipicamente modellato avendo una porta ideale (ad attraversam. nullo) e in serie un ritardo  $\tau$ :



Questo introduce il fattore **tempo** nei circuiti, che pertanto verranno chiamati *reti sequenziali*.

## Notazione temporale




Mentre per i circuiti combinatori non aveva senso scrivere  $y = x \cdot y$ , ora questo ha senso perché la prima y rappresenta il valore della variabile con un ritardo  $\tau$  rispetto alla seconda y.


→ stessa linea nel diagramma temporale, campionata a istanti diversi


Per chiarezza scriveremo  $Y = x \cdot y$ , per evidenziare che la prima occorrenza (Y) rappresenta il valore all'istante  $t+\tau$ , mentre la seconda occorrenza (y) rappresenta il valore all'istante t.


Le reti sequenziali, pertanto, calcolano funzioni booleane che variano nel tempo in base a:

- 1. variazioni dei valori di input, e
- 2. valori di uscita della rete ad istanti precedenti
  - → circuiti con memoria!!














In tutti i casi visti finora, z è il complemento di y (dopo un opportuno  $\tau$ ).

Questa proprietà si perde quando s = r = 1; inoltre, in questo caso, sia z che y sono sempre a 0, indipendentemente dal valore iniziale di y.




s = r = 1 è un input proibito per il latch!!






Un modo per garantire che la configurazione s=r=1 non si presenti mai è il seguente:



Questo è un nuovo latch, chiamato **latch D** (*delay*), che memorizza l'input della linea *d* e lo ripropone sull'output *y* con un ritardo dovuto all'attraversamento delle porte NOT e NOR.



 d
 Y

 0
 0

 1
 1

Rappresentazione circuitale

Descrizione del funzionamento

Funzione di eccitazione

