Aluno do Embarcatech_37 no IFMA

Nome: Manoel Felipe Costa Furtado

Matrícula: 20251RSE.MTC0086

Residência Profissional em FPGA – Turma DELTA - 2025.2

Atividade – Referente ao capítulo 02 da unidade 07

Tema do Capítulo – Linguagem SystemVerilog: Lattice Diamond

Prazo dia 12/10/2025 as 23:59

Objetivo: Desenvolver a capacidade de projetar, modelar, simular e implementar circuitos digitais por meio da linguagem VHDL (VHSIC Hardware Description Language), promovendo a compreensão dos conceitos de lógica digital e sua aplicação prática no desenvolvimento de sistemas embarcados e dispositivos programáveis, como FPGAs.

Enunciado:

- Objetivo: Desenvolva em SystemVerilog um circuito lógico para acionar dois motores (M1 e M2) de forma alternada: liga-se um motor por 30 s, em seguida desliga-se este e liga-se o outro por 30 s, repetindo o ciclo continuamente até receber comando de parada.
- 2) Mapeamento de I/O (padrão utilizado nas aulas 5 entradas e 5 saídas no conector P3 da colorlight-i9):

Entradas (push-buttons NA, ativo-alto, PULLDOWN):

- I1 (D1) = START inicia o ciclo alternado.
- I2 (C1) = STOP para imediatamente e desliga ambos motores.
- I3 (C2) = RESET retorna ao estado inicial (idem STOP; opcional).
- I4 (E3) = MODO TESTE quando 1, reduz o tempo de 30 s para 3 s (debug de bancada).
- I5 (B4) = Livre (reservado para futuras intertravagens/alarmes).

Saídas (LEDs cátodo comum, ativo-alto):

- O1 (E2) = M1 (Motor M1).
- O2 (D2) = M2 (Motor M2).
- O3 (B1) = "Cronômetro ativo" (pisca 1 Hz enquanto está contando o período atual).
- O4 (A3) = "Em ciclo" (alto quando o sistema está rodando).
- O5 (C3) = Heartbeat (~2 Hz) para indicar FPGA vivo.

Funcionamento:

Ação	Ações		
1	Power-up / IDLE: O1=0, O2=0, O4=0; O5 piscando (heartbeat).		
2	CSTART (I1↑): entra em M1_ON; liga O1, inicia temporizador T=30 s (ou T=3 s		
	se I4=1).		
3	Ao vencer T em M1_ON: desliga O1, liga O2 e reinicia temporizador T (M2_ON)		
4	Ao vencer T em M2_ON: desliga O2, volta a M1_ON e repete indefinidamente		
	(ciclo alternado).		
5	STOP (I2↑): transição imediata para IDLE, O1=O2=0, cancela temporizador.		
6	RESET (I3↑): idem STOP; próximo START sempre recomeça por M1		
	(comportamento determinístico).		
7	MODO TESTE (I4): nível lido continuamente; permite alternar entre 30 s e 3 s		
	sem regravar bitstream.		
8	Indicadores:		
	O3 pisca a 1 Hz sempre que temporizador está ativo em M1_ON ou M2_ON.		
	O4 = 1 enquanto o sistema está em M1_ON/M2_ON.		
	O5 heartbeat ~2 Hz sempre.		

Solução

- GitHub: <u>Segunda_Fase_FPGA/Unidade_07/Cap_02</u>
- Link do Código Completo: Unid_07_Cap_02.7z
- Link do Vídeo do funcionamento na placa: https://youtu.be/Rl06CmdUUbA

Neste trabalho, uma dificuldade foi não ter acesso a placa FPGA a todo momento, toda vez que precisava testar o código, precisa estar no laboratório da instituição de ensino, remontar o circuito na protoboard na bancada.

No link do código completo, tem algumas outras versões do código com melhorias não testada em bancada. O código a seguir tenta seguir o que foi solicitada de forma rígida.

Códigos do projeto:

Códigos com a placa: motores_alternados.sv, motores_alternados.lpf e Projeto.bat

Códigos para teste: comandos.txt e tb_motores_alternados.sv

1) Códigos enviados para a placa.

1.1) motores_alternados.sv

```
Controle de Acionamento Alternado de Motores com FSM e Temporizador
              motores alternados.sv
// DESCRIÇÃO DO FUNCIONAMENTO:
// O sistema opera da seguinte forma:
    - O sistema aguarda um comando de START (entrada I1).
  - A saída O5 (Heartbeat) pisca continuamente para indicar que o FPGA está ativo.
// 3. COMANDOS DE PARADA:
// 4. MODO DE TESTE:
// 5. SAÍDAS DE SINALIZAÇÃO:
// OBSERVAÇÕES DE IMPLEMENTAÇÃO:
```

```
timescale 1us/1us
parameter int CLK_HZ = 100_000,
parameter int T_NORMAL_S = 5,
parameter int T_TEST_S = 2
typedef enum logic [1:0] {IDLE=2'd0, M1_ON=2'd1, M2_ON=2'd2} state_t;
state_t state, state_n;
localparam int CNT1W = $clog2(CLK_HZ);
logic [CNT1W-1:0] cnt_1hz;
wire tick_1hz = (cnt_1hz == CLK_HZ-1);
always @(posedge clk or posedge I3) begin
  if (I3) cnt_1hz <= '0;
  else if (tick_1hz) cnt_1hz <= '0;</pre>
 else cnt_1hz <= cnt_1hz + 1'b1;</pre>
// ~2 Hz para heartbeat em IDLE (toggle a cada 0,25s * 2 bordas = ~2Hz)
// Vamos gerar 2 frequências a partir de CLK HZ para 05
localparam int CNT2W = $clog2(CLK_HZ/2);
logic [CNT2W-1:0] cnt_hb;
always @(posedge clk or posedge I3) begin
  if (I3) cnt_hb <= '0;
  else if (cnt_hb == (CLK_HZ/2)-1) cnt_hb <= '0;
  else cnt_hb <= cnt_hb + 1'b1;</pre>
                      -- Contador de segundos + alvo
```

```
logic [15:0] sec_count;
logic [15:0] target_s;
logic test_mode;
logic I4_q;
always @(posedge clk or posedge I3) begin
 if (I3) begin
    test_mode <= 1'b0;</pre>
   I4_q <= 1'b0;
   I4_q <= I4;
   if (I4 && !I4_q) begin
    test_mode <= ~test_mode; // toggle no pulso</pre>
wire enter_M1 = (state_n==M1_ON) && (state!=M1_ON);
wire enter_M2 = (state_n==M2_ON) && (state!=M2_ON);
always @(posedge clk or posedge I3) begin
 if (I3) begin
  target_s <= T_NORMAL_S;</pre>
 end else if (enter_M1 || enter_M2) begin
   target_s <= (test_mode) ? T_TEST_S : T_NORMAL_S;</pre>
always @(posedge clk or posedge I3) begin
   sec_count <= 16'd0;</pre>
 end else if (state_n==IDLE) begin
  sec_count <= 16'd0;</pre>
 end else if (tick_1hz) begin
   sec_count <= sec_count + 16'd1;</pre>
always @* begin
 state_n = state;
     if (I1) state_n = M1_ON; // START
```

```
M1_ON: begin
     if (I2) state_n = IDLE;  // STOP
     else if (I3) state_n = IDLE; // RESET
     else if (sec_count >= target_s) state_n = M2_ON; // troca
   M2_ON: begin
    if (I2) state_n = IDLE;
    else if (I3) state_n = IDLE;
     else if (sec_count >= target_s) state_n = M1_ON;
   default: state_n = IDLE;
// ------ Registro de estado ------
always @(posedge clk or posedge I3) begin
 else state <= state_n;</pre>
assign O1 = (state == M1_ON);
assign O2 = (state == M2_ON);
assign O4 = (state == M1_ON) || (state == M2_ON);
logic o3_ff;
always @(posedge clk or posedge I3) begin
 if (I3) o3_ff <= 1'b0;
 else if (04 && tick_1hz) o3_ff <= ~o3_ff;
 else if (!04) o3_ff <= 1'b0;
assign O3 = o3_ff;
logic hb_run, hb_idle;
always @(posedge clk or posedge I3) begin
 if (I3) hb_run <= 1'b0;
 else if (tick_1hz) hb_run <= ~hb_run;
assign hb_idle = cnt_hb[$bits(cnt_hb)-1];
assign O5 = (O4) ? hb_run : hb_idle;
```

1.2) motores_alternados.lpf

```
! ------
# Arquivo de Preferências Físicas (LPF) para Lattice ECP5
# Projeto: Motores Alternados
# Arquivo:
            motores_alternados.lpf
# Versão:
             1.0
# Autor:
            Manoel Furtado
             12/05/2025
# Data:
# DESCRIÇÃO:
# Este arquivo mapeia os sinais lógicos (portas) do design em SystemVerilog
# para os pinos físicos do encapsulamento do FPGA. Também define as
# propriedades elétricas de cada pino, como o padrão de tensão e
# a configuração de resistores internos.
# SINAL DE CLOCK (Entrada de 25 MHz)
# ------
# Mapeia a porta 'clk' do design para o pino físico P3 do FPGA.
LOCATE COMP "clk" SITE "P3";
# Configura o pino como um buffer de entrada/saída usando o padrão de tensão LVCMOS 3.3V.
        PORT "clk" IO_TYPE=LVCMOS33;
# Informa à ferramenta de síntese a frequência do clock para auxiliar na análise de timing.
FREQUENCY PORT "clk" 25 MHz;
# ENTRADAS I1..I5 (Botões Push-button, Normalmente Abertos, Ativo-Alto)
# O resistor de PULLMODE=DOWN interno garante que, quando o botão não está
# pressionado, o pino tenha um nível lógico '0' definido, evitando estados flutuantes.
# I1 = START - inicia o ciclo alternado.
LOCATE COMP "I1" SITE "D1";
IOBUF PORT "I1" IO_TYPE=LVCMOS33 PULLMODE=DOWN;
# I2 = STOP - para imediatamente e desliga ambos motores.
LOCATE COMP "I2" SITE "C1";
IOBUF PORT "I2" IO_TYPE=LVCMOS33 PULLMODE=DOWN;
# I3 = RESET - retorna ao estado inicial.
LOCATE COMP "I3" SITE "C2";
IOBUF PORT "I3" IO_TYPE=LVCMOS33 PULLMODE=DOWN;
# I4 = MODO TESTE - reduz o tempo de ciclo para debug.
LOCATE COMP "I4" SITE "E3";
IOBUF PORT "I4" IO TYPE=LVCMOS33 PULLMODE=DOWN;
```

```
# I5 = Livre (reservado para futuras funções).
LOCATE COMP "I5" SITE "B4";
IOBUF PORT "I5" IO_TYPE=LVCMOS33 PULLMODE=DOWN;
# SAÍDAS 01..05 (LEDs de Cátodo Comum, Ativo-Alto)
# Para LEDs de cátodo comum, um nível lógico '1' (alto) na saída do FPGA acende o LED.
# O padrão LVCMOS33 fornece uma tensão de 3.3V.
# 01 = M1 (Acionamento do Motor M1).
LOCATE COMP "01" SITE "E2";
IOBUF PORT "01" IO_TYPE=LVCMOS33;
# O2 = M2 (Acionamento do Motor M2).
LOCATE COMP "O2" SITE "D2";
IOBUF PORT "02" IO_TYPE=LVCMOS33;
# 03 = "Cronômetro ativo" (pisca 1 Hz durante a contagem).
LOCATE COMP "03" SITE "B1";
IOBUF PORT "03" IO_TYPE=LVCMOS33;
# O4 = "Em ciclo" (alto quando o sistema está rodando).
LOCATE COMP "04" SITE "A3";
IOBUF PORT "O4" IO TYPE=LVCMOS33;
# 05 = Heartbeat (~2 Hz para indicar FPGA vivo).
LOCATE COMP "05" SITE "C3";
IOBUF PORT "O5" IO TYPE=LVCMOS33;
```

1.3) Código para enviar a placa – Projeto.bat

```
4. Programacao : Carrega o bitstream na SRAM da FPGA (programacao volatil).
set OSSCAD=C:\OSS-CAD-SUITE
set TOP=motores alternados
set LPF=motores alternados.lpf
call "%OSSCAD%\environment.bat"
 : Muda o diretorio de trabalho para o local onde este script esta.
 : Garante que todos os arquivos do projeto (como .sv e .lpf) sejam encontrados.
cd %~dp0
echo [1/4] Sintetizando o projeto com Yosys...
:: '-json %TOP%.json': Gera o netlist de saida em formato JSON.
yosys -p "read_verilog -sv %TOP%.sv; synth_ecp5 -top %TOP% -json %TOP%.json"
:: --- Etapa 2: Place & Route (P&R) com NextPNR ---
echo [2/4] Realizando Place & Route com NextPNR...
:: '--json': Arquivo de entrada gerado pelo Yosys.
nextpnr-ecp5 --json "%TOP%.json" --textcfg "%TOP%.config" --lpf "%LPF%" --45k --package CABGA381 --speed 6
echo [3/4] Gerando o bitstream com ecppack...
 : Converte a configuracao gerada pelo NextPNR no arquivo binario (.bit) que a FPGA entende
```

```
:: '--compress': Habilita a compressao do bitstream, resultando em um arquivo menor.
ecppack --compress "%TOP%.config" "%TOP%.bit"

:: --- Etapa 4: Programacao da FPGA com openFPGALoader ---
echo [4/4] Programando a FPGA (destino: RAM)...
:: Carrega o bitstream na memoria volatil (SRAM) da FPGA.
:: A programacao sera perdida quando a placa for desligada.
:: '-b colorlight-i9': Especifica o modelo da placa/programador.
openFPGALoader -b colorlight-i9 "%TOP%.bit"

:: COMANDO ALTERNATIVO: Programacao da memoria Flash (nao-volatil)
:: Descomente a linha abaixo para gravar o projeto de forma permanente na placa.
:: '--unprotect-flash': Desbloqueia a memoria flash para gravacao.
:: '-f': Forca a gravacao (do ingles, "flash").
:: '--verify': Compara o conteudo da flash com o arquivo apos a gravacao para garantir a integridade.
REM openFPGALoader -b colorlight-i9 --unprotect-flash -f --verify "%TOP%.bit"

echo.
echo === FLUXO CONCLUIDO ===
```

2) Código de testes

2.1) comandos.txt

```
# Arquivo de Comandos para Simulação e Instalação
           Motores Alternados
# Projeto:
# Ferramentas: Icarus Verilog (iverilog) e GTKWave
# Ambiente: MSYS2 MinGW64 (recomendado para Windows)
# Versão:
             1.0
# Autor:
            Manoel Furtado
# Data:
             12/05/2025
# DESCRIÇÃO:
# Este arquivo contém os comandos necessários para compilar, executar a simulação
# e visualizar as formas de onda do projeto. Inclui também as instruções para
# instalar as ferramentas necessárias em um ambiente MSYS2 MinGW64.
# Seção 1: Comandos de Compilação e Simulação
# Comando Completo (Compilar, Executar e Abrir Waveform)
```

```
# O operador '&&' encadeia os comandos, garantindo que o próximo só execute se o
# anterior for bem-sucedido.
# Passo 1: 'iverilog' compila os fontes.
# Passo 2: 'vvp' executa a simulação.
# Passo 3: 'gtkwave' abre o arquivo de onda gerado para análise.
iverilog -g2012 -o tb tb_motores_alternados.sv motores_alternados.sv && vvp tb && gtkwave tb_motores_alternados.vcd
# Comandos Executados Individualmente
# 1. Compilação com Icarus Verilog
   - iverilog: O compilador.
   - -g2012: Habilita o suporte à sintaxe do padrão SystemVerilog 2012.
   - -o tb: Define 'tb' como o nome do arquivo de saída compilado.
   - tb_motores_alternados.sv motores_alternados.sv: Os arquivos de entrada (testbench e design).
iverilog -g2012 -o tb tb_motores_alternados.sv motores_alternados.sv
# 2. Execução da Simulação
   - vvp: O processador Verilog (simulador) que executa o arquivo compilado.
    - tb: O arquivo de saída gerado pelo passo anterior.
   Este comando irá gerar o arquivo 'tb_motores_alternados.vcd' conforme
   definido pelas diretivas $dumpfile e $dumpvars no testbench.
vvp tb
# 3. Visualização das Formas de Onda
   - gtkwave: O programa para visualização de formas de onda.
   - tb_motores_alternados.vcd: O arquivo de dump (Value Change Dump) gerado
      pela simulação, contendo os dados dos sinais.
gtkwave tb_motores_alternados.vcd
# ------
# Seção 2: Instalação das Ferramentas no MSYS2 MinGW64 (para Windows)
# ------
# Os comandos a seguir devem ser executados no terminal do MSYS2 MinGW64.
# 1. Atualização do Sistema
   Sincroniza a base de dados de pacotes e atualiza todos os pacotes instalados.
    \acute{\text{E}} uma boa prática executar este comando antes de instalar novos programas.
```

```
# 2. Instalação do Icarus Verilog
# Instala o compilador e simulador Icarus Verilog para a arquitetura x86_64.
#
pacman -5 mingw-w64-x86_64-iverilog
# 3. Verificação da Instalação do Icarus Verilog
# Exibe a versão do iverilog instalado, confirmando que a instalação foi bem-sucedida.
#
iverilog -v
# 4. Instalação do GTKWave
# Instala o visualizador de formas de onda GTKWave.
#
pacman -5 mingw-w64-x86_64-gtkwave
# 5. Verificação da Instalação do GTKWave, confirmando a instalação.
#
gtkwave --version
```

2.2) tb_motores_alternados.sv

```
// Testbench para o Módulo: motores_alternados

//
// Arquivo: tb_motores_alternados.sv

// Autor: Manoel Furtado

// Data: 12/10/2025

// Versão: 1.0

//
// OBJETIVO DE VERIFICAÇÃO:
// Este testbench foi projetado para simular e verificar o comportamento do
// módulo 'motores_alternados', focando nos seguintes cenários:
//
// I. Inicialização: Confirma que o sistema inicia no estado IDLE com as
// saídas corretas.
// 2. Comando START: Testa o início do ciclo de operação com I1.
// 3. Alternância de Motores: Verifica se M1 e M2 alternam corretamente
// após o tempo T expinar.
// 4. Modo de Teste (I4): Valida a mudança do tempo de alternância (T)
// em tempo real, ao ativar e desativar a entrada I4.
// 5. Comando STOP (I2): Verifica a interrupção imediata do ciclo e o
// retorno ao estado IDLE.
// 6. Comando RESET (I3): Valida a funcionalidade de reset, que é
// idêntica ao STOP.
// 7. Reinício do Ciclo: Garante que, após um STOP ou RESET, um novo
```

```
timescale 1ns/1ps
module tb_motores_alternados;
   // --- Parâmetros da Simulação ---
   localparam int unsigned CLK_HZ_SIM = 100_000; // 100 kHz
   localparam int unsigned T_NORMAL_S_SIM = 5;
   localparam int unsigned T_TEST_S_SIM = 2;  // 2 segundos no modo de teste
       clk = 1'b0;
       // Gera um clock de 100 kHz (Período = 1/100e3 = 10 us).
       forever #(5 000) clk = ~clk;
   logic I1, I2, I3, I4, I5; // Entradas
   wire 01, 02, 03, 04, 05; // Saídas
   motores_alternados #(
       .CLK_HZ (CLK_HZ_SIM), // Sobrescreve o clock padrão
       .T_NORMAL_S (T_NORMAL_S_SIM), // Sobrescreve o tempo normal
       .T_TEST_S (T_TEST_S_SIM) // Sobrescreve o tempo de teste
       .I1 (I1), .I2 (I2), .I3 (I3), .I4 (I4), .I5 (I5),
       .01 (01), .02 (02), .03 (03), .04 (04), .05 (05)
   initial begin
```

```
$dumpfile("tb_motores_alternados.vcd");
$dumpvars(0, tb_motores_alternados);
I1=0; I2=0; I3=0; I4=0; I5=0;
repeat (20) @(posedge clk);
$display("SIM: Acionando START em modo normal (T=%0ds)", T_NORMAL_S_SIM);
// Gera um pulso na entrada I1 para iniciar o ciclo.
repeat (3) @(posedge clk); I1=0;
repeat (CLK_HZ_SIM * 12) @(posedge clk);
$display("SIM: Ativando Modo de Teste (I4=1, T=%0ds)", T_TEST_S_SIM);
repeat (CLK_HZ_SIM * 8) @(posedge clk);
// --- 4. Retorno ao Modo Normal e Teste de STOP ---
$display("SIM: Desativando Modo de Teste e acionando STOP");
I4=0:
repeat (CLK_HZ_SIM * 6) @(posedge clk);
I2=1; repeat (3) @(posedge clk); I2=0;
repeat (CLK_HZ_SIM * 2) @(posedge clk);
// --- 5. Teste de Reinício após STOP ---
$display("SIM: Novo START após STOP, deve começar com M1");
I1=1; repeat (3) @(posedge clk); I1=0;
repeat (CLK_HZ_SIM * 3) @(posedge clk);
$display("SIM: Acionando RESET");
// Gera um pulso em I3. O sistema deve retornar para IDLE.
```

```
I3=1; repeat (3) @(posedge clk); I3=0;

// Aguarda 2 segundos para confirmar que o sistema está em IDLE.

repeat (CLK_HZ_SIM * 2) @(posedge clk);

$display("SIM: Simulação concluída com sucesso.");

$finish; // Termina a simulação.
end
endmodule
```

Relatório do testebench

A partir da simulação registrada em GTKWave, observou-se que o circuito responde corretamente aos comandos definidos no enunciado. Na condição inicial (IDLE), as saídas O1 e O2 permanecem em nível baixo, com O5 exibindo o pulso de heartbeat contínuo, confirmando atividade do sistema.

Ao receber o comando START (I1), a máquina de estados transita para M1_ON, ativando a saída O1 e iniciando a contagem de tempo, com O3 (cronômetro) piscando a 1 Hz e O4 indicando que o sistema está em ciclo. Ao término de target_s (ajustado conforme test_mode), a FSM alterna corretamente para M2_ON, desligando O1 e ligando O2, reiniciando o temporizador.


O sinal I4 (Modo Teste) pôde ser alternado durante a execução sem reinicialização da FSM, comprovando leitura contínua do modo de operação. O comportamento frente aos comandos STOP e RESET mostrou resposta imediata, com retorno ao estado IDLE, desligamento das saídas e reinicialização do contador, respeitando o requisito de retorno determinístico iniciando sempre por M1_ON.


Conclui-se que a implementação atende integralmente ao comportamento esperado, e a simulação cobre todos os cenários funcionais previstos, incluindo variações de tempo, alternância contínua, parada forçada, retomada e indicadores auxiliares.


Cenário	Presente na Simulação?	Evidência observada
Power-up / IDLE com O1=O2=0 e O5 pulsando	Sim	Estado inicial com state=IDLE, O1=0, O2=0, hb_run ativo
START (I1) entrando em M1_ON	Sim	Transição para M1_ON com O1=1 e O4=1
Temporizador ativa O3 piscando a 1 Hz	Sim	Toggle de O3 sincronizado com tick_1hz
Modo Teste (I4) comutando target_s em tempo real	Sim	I4 alterado e target_s muda sem resetar FSM
Alternância M1 → M2 após atingir tempo	Sim	state alterna e enter_M1/enter_M2 são acionados
STOP (I2) retorna para IDLE imediatemente	Sim	I2 ativa state=IDLE e O1/O2 desligam
RESET força retorno ao início determinístico	Sim	reset_n leva ao IDLE e próximo START começa em M1_ON
Heartbeat contínuo (~2 Hz)	Sim	hb_run com toggling constante
Alternar modo de tempo sem reiniciar FSM	Sim	I4 acionado durante M1_ON/M2_ON com target_s alterado
Testbench cobre ambos modos e alternâncias	Sim	Simulação mostrou ciclo com modo normal e teste

Conclusão da Análise:

- ✓ Todos os requisitos funcionais descritos no enunciado estão cobertos na simulação apresentada.
- ✓ O testbench acionou START, STOP, RESET, alternância, modo teste, e esperou transições reais por contagem, não apenas transições forçadas isso é ótimo, demonstra que a FSM está funcional.
- ✓ Os sinais secundários (hb_run, O3 cronômetro, O4 em ciclo) também foram observados com comportamento coerente.








A Máquina de estados usado no projeto

Usei uma linguagem chamada Mermaid.js. O objetivo é justamente descrever diagramas e fluxogramas usando texto, que podem ser convertidos (ou "renderizados") em uma imagem gráfica. Usando a extensão do vscode Markdown Preview Mermaid Support pode gerar um arquivo(.md) para gerar o gráfico sem precisar ir no site

https://mermaid.live/ para visualizar.



Código Base:

```
[*] --> IDLE

state "<b>IDLE
state IDLE
state IDLE
state IDLE</pr>
state IDLE
state
```

Fotos do circuito:

