Aluno do Embarcatech_37 no IFMA

Nome: Manoel Felipe Costa Furtado

Matrícula: 20251RSE.MTC0086

Residência Profissional em FPGA – Turma DELTA - 2025.2

Atividade – Referente ao capítulo 01 da unidade 02

Tema do Capítulo – Fundamentos de FPGA

Prazo dia 24/08/2025 as 23:59

Objetivo: Desenvolver e simular, no ambiente DigitaUS, um circuito digital completo utilizando portas lógicas combinacionais, com entradas e saídas manipuláveis, baseado em código Verilog e com visualização em tempo real do funcionamento lógico. O circuito deverá representar um sistema de alarme digital simplificado.

Enunciado:

Sistema de Alarme Digital com Simulação Visual Você deverá criar um circuito lógico que funcione como um sistema de alarme de segurança, com as seguintes condições:

Três sensores de entrada:

- Sensor de porta (entrada A)
- Sensor de janela (entrada B)
- Sensor de presença (entrada C)

Regras de ativação do alarme (saída Y):

- O alarme deve ser ativado (Y = 1) se qualquer dois sensores forem acionados simultaneamente.
- O alarme deve permanecer desativado (Y = 0) se menos de dois sensores forem acionados.

Instruções:

Descrição do Sistema:

- A lógica deve ser implementada em Verilog, e sintetizada no DigitaUS.
- As entradas A, B e C deverão ser representadas por botões (I/O).
- A saída Y deverá ser representada por um LED.

- O circuito deverá funcionar corretamente para todas as 8 combinações possíveis de entrada (000 até 111).
- Utilize as portas lógicas disponíveis para construir a lógica combinacional.

Entrada (Sensores):

- Porta do cofre (C = 0 porta fechada; C = 1 porta aberta)
- Relógio eletrônico (R = 0 fora do expediente; R = 1 horário de expediente)
- Interruptor na mesa do gerente (I = 0 alarme desativado; I = 1 alarme ativado)

•

Etapas de Implementação:

- 1) Acesse o DigitaUS: https://digitaljs.tilk.eu
- 2) Crie um novo projeto e insira o código Verilog sugerido (ou uma versão própria);
- 3) Clique em "Run" para compilar e gerar a simulação visual;
- 4) Conecte os botões (entradas) e LED (saída) ao circuito sintetizado;
- 5) Teste as combinações de entrada e verifique o comportamento da saída;
- 6) Exporte seu circuito em .json (opcional) e salve o código Verilog.

Requisitos técnicos:

- Código Verilog funcional com estrutura clara e nomeação adequada de sinais.
- Circuito sintetizado corretamente e funcionando conforme lógica solicitada.
- Uso de pelo menos duas portas AND e uma OR no projeto.
- Entradas e saída conectadas corretamente via interface do DigitaUS.
- Simulação testada para todos os casos de entrada (de 000 até 111).

Solução

GitHub: https://github.com/ManoelFelipe/Embarcatech_37/tree/main/Segunda_Fase_FPGA/Unidade_02/Cap_01

• Link do Vídeo: https://youtu.be/dFA1vKq4fds

• Link do Código Completo: Cap_01

1) Expressão Booleana

Essa expressão Boolena foi relativamente fácil de se obter observando as regras de ativação do alarme (saída Y): $Y = (A \cdot B) + (A \cdot C) + (B \cdot C)$

Contudo, construindo a tabela verdade podemos verificar. E depois verificaremos que ela já está na sua forma reduzida.

Isso atende aos requisitos ("usar pelo menos duas AND e uma OR")

2) Tabela Verdade

Índices	A (Porta)	B (Janela)	C (Presença)	Y (Alarme)	Condição
	(' ' ' '	,	(333,	,	
0	0	0	0	0	Nenhum sensor ativo
1	0	0	1	0	Apenas um sensor ativo
2	0	1	0	0	Apenas um sensor ativo
3	0	1	1	1	Dois sensores ativos (B e C)
4	1	0	0	0	Apenas um sensor ativo
5	1	0	1	1	Dois sensores ativos (A e C)
6	1	1	0	1	Dois sensores ativos (A e B)
7	1	1	1	1	Três sensores ativos


3) Reduzindo o circuito

• Em Laranja: A . B

• Em Roxo: A.C

• Em Verde: B.C

Logo, o circuito não tem como reduzir mais do que a interpretação natural: $Y = (A \cdot B) + (A \cdot C) + (B \cdot C)$




4) Código em Verilog

```
module alarme (
   input wire B, // Entrada do sensor de janela
);
   wire AB, AC, BC;
   assign AB = A & B;
   assign AC = A & C;
```


5) Desenho do Circuito

Gerado no VsCode



Gerado no https://digitaljs.tilk.eu/

Link: https://digitaljs.tilk.eu/#783f8e0c2538fb51b0467aa86040135c27e1d1530f37326139150f12327e61ad



6) Simulação

```
CODIGOS

✓ 

Atividades

Atividade
     ∨ I Unid_02_Cap_01
          Atividade_Uni_02_Cap_01.sv
                         tb_Atividade_Uni_02_Cap_01
                          tb_Atividade_Uni_02_Cap_01.sv
                     Atividade_Uni_02_Cap_01.digitaljs
                     Atividade_Uni_02_Cap_01.sv
  > Exercicios
  > 
Outros
  > III Simulacoes

✓ 

Testes

                                                                                                                                                                                                                                                         module alarme (
                                                                                                                                                                                                                                                                           input wire A, // Entrada do sensor de porta
input wire B, // Entrada do sensor de janela
input wire C, // Entrada do sensor de presenca
output wire Y // Saída para o LED do alarme
                                                                                                                                                                                                                                                                            wire AB, AC, BC;
                                                                                                                                                                                                                                                                           // A primeira porta AND verifica se os sensores A e B estão ativos assign AB = A & B;
                                                                                                                                                                                                                                                                           // A segunda porta AND verifica se os sensores A e C estão ativos assign AC = A \& C;
                                                                                                                                                                                                                                                                           // A terceira porta AND verifica se os sensores B e C estão ativos assign BC = B & C;
```

```
CODIGOS

✓ ► Atividades

∨ I Unid 02 Cap 01
                                            alarme uut(
.A(a),

✓ I Simulação

    Atividade Uni 02 Cap 01.sv
   tb_Atividade_Uni_02_Cap_01
    tb_Atividade_Uni_02_Cap_01.sv
   Atividade_Uni_02_Cap_01.digitaljs
   # Atividade_Uni_02_Cap_01.sv
> Exercicios
                                                  $dumpfile("waveform.vcd");
$dumpvars(0, tb_Atividade_Uni_02_Cap_01);
> 
Outros
> III Simulações

✓ Im Testes
```

```
module tb_Atividade_Uni_02_Cap_01;
logic a, b, c, y;
alarme uut(
   .Y(y)
);
initial
       $dumpfile("waveform.vcd");
       $dumpvars(0, tb_Atividade_Uni_02_Cap_01);
       a = 0; b = 0; c = 0;
       a = 0; b = 0; c = 1;
       a = 1; b = 0; c = 1;
       a = 1; b = 1; c = 0;
       $finish;
endmodule
```

Formato de onda da saída Y.

Podemos verificar de acordo com a imagem abaixo a saída Y.

De acordo com a tabela verdade do problema apresentado

Quando:

- (a=0; b=1; c=1; y=1)
- (a=1; b=0; c=1; y=1)
- (a=1; b=1; c=0; y=1)
- (a=1; b=1; c=1; y=1)
- Nas outras condições a saída Y é 0(baixa).

