Aluno do Embarcatech_37 no IFMA

Nome: Manoel Felipe Costa Furtado

Matrícula: 20251RSE.MTC0086

Residência Profissional em FPGA – Turma DELTA - 2025.2

Atividade – Referente ao capítulo 02 da unidade 02

Tema do Capítulo – Fundamentos de FPGA

Prazo dia 07/09/2025 as 23:59


Objetivo: Desenvolver um código utilizando Icarus Verilog que represente um subtrator completo.

Enunciado:

Desenvolva um código utilizando o Icarus Verilog que represente um subtrator completo ("subtratorcompleto"). A aplicação deverá ser composta por três entradas (a, b, cin) e duas saídas (s, cout). Faça a compilação, simulação e visualização das formas de onda do projeto "subtratorcompleto" no VSCode, utilizando o Icarus Verilog e verifique os resultados da simulação no GTKWave. A tabela 1 mostra os valores de entrada e saída do circuito subtrator completo.

А	В	Cin	S	Cout
0	0	0	0	0
0	0	1	1	1
0	1	0	1	1
0	1	1	0	1
1	0	0	1	0
1	0	1	0	0
1	1	0	0	0
1	1	1	1	1

Tabela 1. Tabela Verdade do circuito digital Subtrator Completo Fonte: Próprio Autor (2025)



Link da Figura 01: https://pt.slideshare.net/slideshow/eletronica-digital-aula-08-para-faculdade/271949497

Instruções:

Seguir os passos descritos no ebook ("etapas"):

- 1) Escreva Os códigos do subtratorcompleto e subtratorcompleto_tb (bancada de teste) em arquivos de texto no VSCode e salve-os com extensão verilog (.v);
- 2) No terminal do VSCode, certifique-se de que a linha de diretório está apontando para a pasta na qual foram salvos os arquivos ".v" (Módulo Principal e Bancada de Teste);
- 3) Faça a Compilação dos arquivos subtratorcompleto (módulo principal) e subtratorcompleto_tb (bancada de teste) com:
 - iverilog -o subtratorcompleto.vvp subtratorcompleto.v
 - iverilog -o subtratorcompleto_tb.vvp subtratorcompleto_tb.v
- 4) Execute o comando dir no terminal do VSCode para verificar se os arquivos de saída .vvp foram gerados;
- 5) No terminal do VSCode, faça a Simulação do projeto com o arquivo subtratorcompleto_tb.vvp (arquivo de saída da compilação) com:
 - vvp subtratorcompleto_tb.vvp
- 6) Execute o comando dir no terminal do VSCode para verificar se o arquivo de saída .vcd foi gerado;
- 7) No terminal do VSCode, execute o GTKWave para a Visualização das Formas de Ondas a partir do arquivo .vcd (arquivo de saída da simulação) com:
 - gtkwave subtratorcompleto.vcd
- 8) Maximize o programa GTKWave aberto na tela;
- 9) No Canto superior esquerdo, faça a expansão de subtratorcompleto_tb, clicando no + e então selecione uut;
- 10) À esquerda e ao centro, selecione simultaneamente a, b, cin, s, cout;
- 11) À esquerda, na parte inferior, selecione o botão insert;
- 12) Na parte superior esquerda, clique continuamente no botão zoom (lupa -) até que as formas de onda fiquem visíveis;
- 13) Por fim, clique em cada combinação de entradas e saídas na área da forma de onda e será apresentada a combinação das entradas e saídas para análise do projeto e identificação de eventuais inconsistências.

Solução

- GitHub: <u>Segunda_Fase_FPGA/Unidade_02/Cap_02</u>
- Link do Vídeo: https://youtu.be/pp68TilUHVg
- Link do Código Completo: Unid 02 Cap 02.zip
- 1) Explicação da justificativa do nome "Subtrator Completo"

O nome "Subtrator Completo" (em inglês, Full Subtractor) vem da sua capacidade de ser um bloco de construção "completo" para subtrair números com múltiplos bits. Para entender isso, precisamos compará-lo com um "Meio-Subtrator" (Half Subtractor).

Meio-Subtrator (Half Subtractor):

- Este é o circuito mais simples possível para subtração. Ele tem apenas **duas** entradas (A e B) e duas saídas (Diferença e Empréstimo).
- Ele consegue calcular A B.
- Problema: Ele não tem uma entrada para considerar um "empréstimo" vindo de uma operação anterior. Por exemplo, ao subtrair 1010 0111, quando vamos calcular o segundo bit da direita (1 1), precisamos considerar que o primeiro bit (0 1) "pediu emprestado". O Meio-Subtrator não consegue lidar com esse "empréstimo que vem de antes".

Subtrator Completo (Full Subtractor):

- Ele é "completo" porque resolve o problema do Meio-Subtrator. Ele possui três entradas: A, B e Cin (*Carry In*, que aqui funciona como **Borrow In** ou Empréstimo de Entrada).
- Essa terceira entrada, Cin, é exatamente o elo que faltava. Ela representa o empréstimo solicitado pela coluna de bits anterior (menos significativa).
- Por causa disso, podemos conectar ("cascatear") vários Subtratores Completos para subtrair números de qualquer tamanho (4 bits, 8 bits, 32 bits, etc.). Cada Cout (Empréstimo de Saída) de um estágio se conecta ao Cin do próximo estágio, formando uma "corrente de empréstimo" (borrow chain).

A operação fundamental que o circuito realiza é: **Diferença = A - B - Cin**.

- S (Soma/Diferença) é o bit de resultado dessa operação.
- Cout (Empréstimo de Saída) é 1 se precisarmos "pedir emprestado" da próxima coluna (mais significativa) para realizar a operação. A regra é simples: Cout será
 1 sempre que o que estamos subtraindo (B + Cin) for maior que A.

2) Tabela Verdade e Reduzindo o circuito

А	В	Cin	Cálculo (A - B - Cin)	S (Diferença)	Cout (Empré stimo)	Justificativa
0	0	0	0 - 0 - 0 = 0	0	0	Cout=0 porque A (0) não é menor que B+Cin (0). A diferença é 0.
0	0	1	0 - 0 - 1 = -1	1	1	Cout=1 porque A (0) é menor que B+Cin (1). Para fazer a conta, pegamos emprestado (nosso A vira 10, ou 2 em decimal). 2 - 1 = 1. A diferença é 1
0	1	0	0 - 1 - 0 = -1	1	1	Cout=1 porque A (0) é menor que B+Cin (1). Pegamos emprestado (A vira 10). 2 - 1 = 1. A diferença é 1.
0	1	1	0 - 1 - 1 = -2	0	1	Cout=1 porque A (0) é menor que B+Cin (2). Pegamos emprestado (A vira 10). 2 - 1 - 1 = 0. A diferença é 0.
1	0	0	1 - 0 - 0 = 1	1	0	Cout=0 porque A (1) não é menor que B+Cin (0). A diferença é 1.
1	0	1	1 - 0 - 1 = 0	0	0	Cout=0 porque A (1) não é menor que B+Cin (1). A diferença é 0.
1	1	0	1 - 1 - 0 = 0	0	0	Cout=0 porque A (1) não é menor que B+Cin (1). A diferença é 0.
1	1	1	1 - 1 - 1 = -1	1	1	Cout=1 porque A (1) é menor que B+Cin (2). Para fazer a conta 1 - 1 dá 0, mas depois 0 - 1 requer um empréstimo. O resultado final é 1.



Para a saída S: A' B' C + A' B C' + A B' C' + A B C

Pelo Mapa de Karnaugh não foi possível reduzir o circuito contudo, podemos simplificar usando álgebra de boole.

Passo 1: Reorganizar os termos para agrupar fatores comuns

• s = (A' B' Cin + A' B Cin') + (A B' Cin' + A B Cin)

Passo 2: Fatorar os termos comuns (A' e A)

Colocar A' em evidência no primeiro grupo e A em evidência no segundo grupo.

• s = A' (B' Cin + B Cin') + A (B 'Cin' + B Cin)

Passo 3: Identificar as expressões de XOR e XNOR

- Porta XOR (OU Exclusivo): A definição de A ⊕ B é A' B + A B'.
- Porta XNOR (NÃO-OU Exclusivo): A definição de (A ⊕ B)' é A' B' + A B.
- O termo (B' Cin + B Cin') é exatamente a definição de B ⊕ Cin.
- O termo (B' Cin' + B Cin) é exatamente a definição da porta XNOR, ou seja, (B ⊕ Cin)'.

Passo 4: Substituir as expressões de XOR e XNOR na equação

Passo 5: Reconhecer a forma final da porta XOR

Seja Y = (B
$$\oplus$$
 Cin), então Y' = (B \oplus Cin)'.

Passo 6: Substituir de volta e chegar à conclusão


•
$$s = A \oplus Y \implies s = A \oplus (B \oplus Cin)$$

•
$$s = A \oplus B \oplus Cin$$

Em Verilog, o operador para XOR é o ^, então a expressão final é s = a ^ b ^ cin;

Desenho mostrado na figura 1 do enunciado.

Para a saída Cout:



A' B + A' Cin + B Cin

Pelo Mapa de Karnaugh foi possível reduzir o circuito.

Em Verilog, cout = (~a & b) | (~a & cin) | (b & cin);

Desenho mostrado na figura 1 do enunciado.

3) Código em Verilog – Etapa 01

```
input b,
assign cout = (~a & b) | (~a & cin) | (b & cin);
```

4) Código para a Simulação - Etapa 2

```
/*

* Atividade_Uni_02_Cap_02

* @file subtratorcompleto_tb.v

* @version 1.0

* @date 05/09/2025

* @author Manoel Felipe Costa Furtado

* @copyright 2025 Manoel Furtado (MIT License) (veja LICENSE.md)

* @brief Subtrator Completo

Módulo: tb_subtratorcompleto

Descrição: Testbench para o módulo subtratorcompleto.
```

```
reg a_tb;
reg b_tb;
reg cin_tb;
// Saídas do DUT são do tipo 'wire'
wire s_tb;
wire cout_tb;
    .a(a_tb),
    .b(b_tb),
    .cin(cin_tb),
    .s(s_tb),
    .cout(cout_tb)
    $dumpfile("subtratorcompleto.vcd");
    $dumpvars(0, tb_subtratorcompleto);
    $display("Iniciando a simulacao do Subtrator Completo...");
    $display("A B Cin | S Cout");
    $display("----");
    {a_tb, b_tb, cin_tb} = 3'b000; #10;
    {a_tb, b_tb, cin_tb} = 3'b001; #10;
    {a_tb, b_tb, cin_tb} = 3'b010; #10;
    {a_tb, b_tb, cin_tb} = 3'b011; #10;
    {a_tb, b_tb, cin_tb} = 3'b100; #10;
    {a_tb, b_tb, cin_tb} = 3'b101; #10;
    {a_tb, b_tb, cin_tb} = 3'b110; #10;
    {a_tb, b_tb, cin_tb} = 3'b111; #10;
```

```
// Finaliza a simulação após o último caso de teste
$display("Simulacao concluida.");
$finish;
end


// Monitora as mudanças nos sinais e imprime no console
// a cada mudança, formatando para se parecer com a tabela verdade.
always @(a_tb, b_tb, cin_tb, s_tb, cout_tb) begin
$monitor("%b %b %b | %b %b", a_tb, b_tb, cin_tb, s_tb, cout_tb);
end
endmodule
```

5) Compilação - Etapas 3 a 6


- iverilog -o subtratorcompleto.vvp subtratorcompleto.v
- iverilog -o subtratorcompleto_tb.vvp subtratorcompleto_tb.v
- vpp subtratorcompleto_tb.vvp

6) Simulação – Etapas 7 a 13


• gtkwave subtratorcompleto.vcd



A = 0; B = 0; Cin = 0; S = 0; Cout = 0




A = 0; B = 0; Cin = 1; S = 1; Cout = 1




A = 0; B = 1; Cin = 0; S = 1; Cout = 1




A = 0; B = 1; Cin = 1; S = 0; Cout = 1




A = 1; B = 0; Cin = 0; S = 1; Cout = 0



A = 1; B = 0; Cin = 1; S = 0; Cout = 0



A = 1; B = 1; Cin = 0; S = 0; Cout = 0



A = 1; B = 1; Cin = 1; S = 1; Cout = 1

