Aluno do Embarcatech_37 no IFMA

Nome: Manoel Felipe Costa Furtado

Matrícula: 20251RSE.MTC0086

Residência Profissional em FPGA – Turma DELTA - 2025.2

Atividade – Referente ao capítulo 01 da unidade 06

Tema do Capítulo – Linguagem VHDL: Máquina de Estado

Prazo dia 05/10/2025 as 23:59

Objetivo: Desenvolver a capacidade de projetar, modelar, simular e implementar circuitos digitais por meio da linguagem VHDL (VHSIC Hardware Description Language), promovendo a compreensão dos conceitos de lógica digital e sua aplicação prática no desenvolvimento de sistemas embarcados e dispositivos programáveis, como FPGAs.

Enunciado: Implementar uma máquina de estados para controlar a abertura e fechamento de uma porta automática com sensor de presença e botão fechar_manual.

Ação	Função							
1	Definir Entradas:							
	clk — clock do sistema							
	rst_n — reset assíncrono ativo-baixo							
	sensor — detecta presença (1 = pessoa detectada)							
	fechar_manual — botão de fechamento antecipado							
	fim_curso_aberta — sensor indica porta totalmente aberta							
	fim_curso_fechada — sensor indica porta totalmente fechada							
	Definir Saídas:							
	 motor_abrir — ativa o motor no sentido de abrir 							
	 motor_fechar — ativa o motor no sentido de fechar 							
2	Estados:							
	1) FECHADA — porta fechada, motores desligados							
	2) ABRINDO — motor_abrir ligado até porta abrir completamente							
	3) ABERTA — porta aberta, aguarda tempo T_ABERTA sem presença							
	4) FECHANDO — motor_fechar ligado até porta fechar completamente							
3	Regras de Transição:							
	 FECHADA → ABRINDO quando sensor=1 							
	 ABRINDO → ABERTA quando fim_curso_aberta=1 							
	• ABERTA → FECHANDO quando T_ABERTA expira e sensor=0, ou							
	fechar_manual=1							
	FECHANDO → FECHADA quando fim_curso_fechada=1							
	Durante ABERTA, se sensor=1, reinicia temporizador T_ABERTA							

Requisitos de Implementação

- 1) Fazer o diagrama de estados com as condições de transição.
- 2) Implementar a FSM em VHDL usando estilo Moore.
- 3) Criar testbench simulando pessoas chegando, saindo e fechamento manual.
- 4) Validar os tempos T_ABERTA, T_ABRINDO e T_FECHANDO na simulação.

Solução

• GitHub: Segunda Fase FPGA/Unidade 06/Cap 01

Link do Vídeo: https://youtu.be/1aZuxmzPFmM

Link do Código Completo: <u>Unid_06_Cap_01.zip</u>

1) Fazer o diagrama de estados com as condições de transição.


A FSM é do tipo Moore, o que significa que as saídas dependem unicamente do estado atual. O diagrama abaixo ilustra os quatro estados e as condições que causam a transição entre eles.

Usei uma linguagem chamada Mermaid.js. O objetivo é justamente descrever diagramas e fluxogramas usando texto, que podem ser convertidos (ou "renderizados") em uma imagem gráfica. Usando a extensão do vscode Markdown Preview Mermaid Support pode gerar um arquivo(.md) para gerar o gráfico sem precisar ir no site https://mermaid.live/ para visualizar.

A seguir, essas duas tabelas que ajudam no entendimento.

Tabela de Saídas (Estilo Moore)							
Estado Atual	motor_abrir	motor_fechar					
FECHADA	0	0					
ABRINDO	1	0					
ABERTA	0	0					
FECHANDO	0	1					

Tabela de Transição de Estados (Próximo Estado)									
Estado Atual	sensor	fechar_manual	fim_curso_aberta	fim_curso_fechada	t_expirado	Próximo Estado	Condição Lógica da Transição		
FECHADA	1	X	X	X	X	ABRINDO	sensor = 1		
FECHADA	0	Х	X	X	Х	FECHADA	senão (permanece no estado)		
ABRINDO	Х	Х	1	X	Х	ABERTA	fim_curso_aberta = 1		
ABRINDO	Х	Х	0	X	1	ABERTA	t_expirado = 1 (Timeout de segurança)		
ABRINDO	Х	Х	0	Х	0	ABRINDO	senão (permanece no estado)		
ABERTA	X	1	X	X	Х	FECHANDO	fechar_manual = 1		
ABERTA	0	0	X	X	1	FECHANDO	sensor = 0 E t_expirado = 1		
ABERTA	X	0	X	X	0	ABERTA	senão (permanece no estado)		
ABERTA	1	0	X	X	Х	ABERTA	sensor = 1 (reinicia o timer)		
FECHANDO	Х	Х	X	1	Х	FECHADA	fim_curso_fechada = 1		
FECHANDO	X	X	X	0	1	FECHADA	t_expirado = 1 (Timeout de segurança)		
FECHANDO	X	Х	X	0	0	FECHANDO	senão (permanece no estado)		



```
graph TD
    subgraph "FSM Porta Automática (Moore)"
       direction LR
       %% SEÇÃO 1: Definição dos Estados da FSM
       %% ESTADO 2: O ciclo de abertura foi iniciado. O motor de abrir está ligado.
       S_ABRINDO("
       S_ABERTA("
       S FECHANDO("
```

```
%% SECÃO 2: Definicão das Transicões entre Estados
   S_FECHADA -- "sensor = 1" --> S_ABRINDO
   S ABRINDO -- "fim curso aberta = 1" --> S ABERTA
   S_FECHANDO -- "fim_curso_fechada = 1" --> S_FECHADA
%% SEÇÃO 3: Representação de Ações Internas (Não são Estados)
%% BLOCO VISUAL (REGRA 3.5): Este bloco não é um estado da FSM. Ele representa uma AÇÃO que ocorre DENTRO do
subgraph "Lógica Interna em ABERTA"
   direction LR
   A_LOGIC("Se sensor = 1")
   A_ACTION("Reinicia Temporizador")
   A_LOGIC --> A_ACTION
S ABERTA -.-> A LOGIC
style A_LOGIC stroke-dasharray: 5 5
style A_ACTION stroke-dasharray: 5 5
```

2) Implementar a FSM em VHDL usando estilo Moore.

```
Atividade: Unidade 06, Capítulo 01
           Manoel Felipe Costa Furtado
library ieee;
use ieee.std_logic_1164.all;
use ieee.numeric_std.all;
entity porta_automatica_fsm is
       G_CLK_FREQ : integer := 1000; -- Valor para simulação (1 KHz)
       G_T_ABERTA_MS : integer := 5000; -- Valor padrão de 5000 ms (5s)
       G_T_TIMEOUT_S : integer := 10
                     : in std_logic; -- Clock do sistema.
                       : in std_logic; -- Reset assíncrono ativo em baixo.
       rst_n
                       : in std_logic; -- '1' se há presença, '0' caso contrário.
       sensor
       fechar_manual : in std_logic; -- Pulso em '1' para forçar o fechamento.
       fim_curso_aberta : in std_logic; -- '1' quando a porta está totalmente aberta.
       fim_curso_fechada : in std_logic; -- '1' quando a porta está totalmente fechada.
                      : out std_logic; -- '1' para acionar o motor de abertura.
                       : out std_logic; -- '1' para acionar o motor de fechamento.
       motor_fechar
       estado_debug : out string(1 to 8)
 nd entity porta automatica fsm;
```

```
architecture rtl of porta_automatica_fsm is
    -- Define os quatro estados possíveis da máquina de estados.
   type t_estado is (FECHADA, ABRINDO, ABERTA, FECHANDO);
   signal estado_atual, proximo_estado : t_estado;
   signal estado prev : t estado;
   -- Constantes para os limites dos contadores, calculados a partir dos genéricos.
   constant C_COUNT_ABERTA : integer := (G_CLK_FREQ / 1000) * G_T_ABERTA_MS; -- Limite para o tempo em ABERTA.
   constant C_COUNT_TIMEOUT : integer := G_CLK_FREQ * G_T_TIMEOUT_S; -- Limite para os timeouts de segurança.
   signal cnt_abrindo : integer range 0 to C_COUNT_TIMEOUT := 0; -- Temporizador de segurança para o estado
   signal cnt_aberta : integer range 0 to C_COUNT_ABERTA := 0; -- Temporizador para manter a porta aberta.
   signal cnt_fechando : integer range 0 to C_COUNT_TIMEOUT := 0; -- Temporizador de segurança para o estado
   -- Flags que sinalizam quando um temporizador atingiu seu limite.
   signal to_abrindo : std_logic; -- Flag de timeout para ABRINDO.
                       : std_logic; -- Flag de tempo esgotado para ABERTA.
   signal to_aberta
   signal to_fechando : std_logic; -- Flag de timeout para FECHANDO.
   process(estado atual)
       case estado_atual is
           when FECHADA => estado_debug <= "FECHADA";</pre>
           when ABRINDO => estado_debug <= "ABRINDO ";</pre>
           when ABERTA => estado_debug <= "ABERTA ";</pre>
           when FECHANDO => estado_debug <= "FECHANDO";</pre>
```

```
-- PROCESSO 1: REGISTRADOR DE ESTADO (Lógica Síncrona)
-- ele atualiza o estado atual com o valor calculado pela lógica de próximo
process(clk, rst_n)
    if rst_n = '0' then
        estado_atual <= FECHADA;</pre>
        estado_prev <= FECHADA;
    elsif rising edge(clk) then
        estado_prev <= estado_atual;</pre>
        estado_atual <= proximo_estado;
    end if;
process(estado_atual, sensor, fechar_manual, fim_curso_aberta, fim_curso_fechada,
        to_abrindo, to_aberta, to_fechando)
    proximo estado <= estado atual; -- Comportamento padrão: permanecer no estado atual.</pre>
    case estado_atual is
        when FECHADA =>
                 proximo_estado <= ABRINDO;</pre>
        when ABRINDO =>
            if fim_curso_aberta = '1' or to_abrindo = '1' then
                 proximo_estado <= ABERTA;</pre>
            end if;
        when ABERTA =>
            if fechar_manual = '1' then
                proximo_estado <= FECHANDO;</pre>
            elsif sensor = '0' and to_aberta = '1' then
                 proximo_estado <= FECHANDO;</pre>
         when FECHANDO =>
```

```
if fim_curso_fechada = '1' or to_fechando = '1' then
                 proximo_estado <= FECHADA;</pre>
-- As saídas dependem *apenas* do estado atual, caracterizando uma FSM de Moore.
motor_abrir <= '1' when estado_atual = ABRINDO else '0';</pre>
motor_fechar <= '1' when estado_atual = FECHANDO else '0';</pre>
-- Este processo gerencia a contagem de tempo para os estados que necessitam.
process(clk, rst_n)
    if rst_n = '0' then
        cnt abrindo <= 0;</pre>
        cnt_aberta <= 0;</pre>
        cnt_fechando <= 0;</pre>
    elsif rising_edge(clk) then
        if estado_prev /= estado_atual then
            case estado_atual is
                 when ABRINDO => cnt_abrindo <= 0;</pre>
                 when ABERTA => cnt_aberta <= 0;</pre>
                 when FECHANDO => cnt_fechando <= 0;</pre>
            end case;
        end if;
        case estado_atual is
             when ABRINDO =>
                 if cnt_abrindo < C_COUNT_TIMEOUT then</pre>
                     cnt_abrindo <= cnt_abrindo + 1;</pre>
```

```
when ABERTA =>
                    if sensor = '1' then
                        cnt_aberta <= 0;</pre>
                    elsif cnt_aberta < C_COUNT_ABERTA then</pre>
                        cnt_aberta <= cnt_aberta + 1;</pre>
                when FECHANDO =>
                    if cnt_fechando < C_COUNT_TIMEOUT then</pre>
                        cnt_fechando <= cnt_fechando + 1;</pre>
                    end if;
                    cnt_abrindo <= 0;</pre>
                    cnt_aberta <= 0;</pre>
                    cnt_fechando <= 0;</pre>
   to_abrindo <= '1' when cnt_abrindo >= C_COUNT_TIMEOUT else '0';
   to_aberta <= '1' when cnt_aberta >= C_COUNT_ABERTA else '0';
   to_fechando <= '1' when cnt_fechando >= C_COUNT_TIMEOUT else '0';
end architecture rtl;
```

3) Criar testbench simulando pessoas chegando, saindo e fechamento manual.

```
-- Testbench Rápido: tb_porta_automatica_fast.vhd
-- Autor: Manoel Felipe Costa Furtado
-- Data: 05/10/2025
-- Arquivo: tb_porta_automatica_fast.vhd
-- Versão: 1.0
-- Descrição: Testbench abrangente para a FSM `porta_automatica_fsm`. Este roteiro
-- valida todas as principais regras de transição em 7 cenários de teste
-- distintos. Cobre a operação normal (abrir/fechar), o reinício do
-- timer de porta aberta, o acionamento do fechamento manual e a ativação
-- dos timeouts de segurança. Utiliza tempos de simulação curtos para
-- uma execução rápida e eficiente.
```

```
library ieee;
use ieee.std_logic_1164.all;
use ieee.numeric_std.all;
entity tb_porta_automatica_fast is
end entity;
architecture sim of tb_porta_automatica_fast is
                         : std_logic := '0';
 signal rst n
                        : std logic := '0';
                                                  -- Reset ativo em baixo.
                       : std_logic := '0';
                                                  -- Sensor de presença.
 signal fechar_manual : std_logic := '0';
                                                  -- Botão de fechamento manual.
 signal fim_curso_aberta : std_logic := '0';
                                                  -- Sensor de porta totalmente aberta.
 signal fim_curso_fechada : std_logic := '1';
 signal motor_abrir
                        : std_logic;
  signal motor_fechar
                       : std_logic;
 signal estado_dbg
                        : string(1 to 8);
 constant CLK_PERIOD : time := 1 ms;
 -- Geração de Clock contínuo.
 clk <= not clk after CLK PERIOD/2;</pre>
 -- Conecta a FSM ao testbench. Os genéricos são configurados com valores
     G_CLK_FREQ => 1000, -- Frequência de 1kHz, consistente com CLK_PERIOD de 1ms.
     G_T_ABERTA_MS => 1000, -- Tempo de porta aberta configurado para 1s.
     G_T_TIMEOUT_S => 2 -- Timeouts de segurança configurados para 2s.
   port map(
     rst_n
                     => rst_n,
     sensor
                      => sensor,
     fechar_manual
                     => fechar_manual,
     fim_curso_aberta => fim_curso_aberta,
     fim_curso_fechada => fim_curso_fechada,
     motor_abrir
                      => motor_abrir,
     motor_fechar
                      => motor_fechar,
     estado debug => estado dbg
```

```
stim: process
 rst_n <= '0';
 rst n <= '1';
 wait for 5 ms;
  -- CENÁRIO 1: Testa a transição FECHADA -> ABRINDO.
 -- Simula a detecção de presença quando a porta está fechada.
 sensor <= '1';
 wait for 20 ms; -- Mantém o sensor ativo por 20 ciclos.
  sensor <= '0';</pre>
 wait for 50 ms; -- Aguarda tempo suficiente para a FSM processar e entrar em ABRINDO.
 assert motor_abrir = '1' report "C1: FALHA - Nao ativou motor para ABRIR" severity error;
 -- Simula a porta atingindo o fim de curso de abertura.
 report "C2: Fim de curso de abertura atingido -> ABERTA";
 fim_curso_fechada <= '0'; -- A porta não está mais fisicamente fechada.</pre>
 wait for 200 ms;
                          -- Simula o tempo de percurso da porta.
 fim_curso_aberta <= '1'; -- Ativa o sensor de porta totalmente aberta.</pre>
 assert (motor_abrir='0' and motor_fechar='0') report "C2: FALHA - Motores nao desligaram em ABERTA" severity
 report "C3: Presenca em ABERTA deve reiniciar o timer de T_ABERTA";
 sensor <= '1'; -- Simula uma nova presença.
 wait for 200 ms;
 sensor <= '0':
 wait for 700 ms; -- Espera mais 70% do tempo. Se o timer não reiniciou, a porta fecharia aqui (em 400+700=1100ms
 assert motor_fechar='0' report "C3: FALHA - Porta fechou, timer nao reiniciou" severity error;
 report "C4: Expiracao de T_ABERTA -> FECHANDO";
  wait for 350 ms; -- Completa o 1 segundo de espera (700ms + 350ms > 1000ms)
```

```
assert motor_fechar='1' report "C4: FALHA - Nao ativou motor para FECHAR apos T_ABERTA" severity error;
-- CENÁRIO 5: Testa a transição FECHANDO -> FECHADA.
report "C5: Fim de curso de fechamento atingido -> FECHADA";
wait for 300 ms;
fim_curso_aberta <= '0'; -- A porta n\u00e3o est\u00e1 mais fisicamente aberta.</pre>
fim_curso_fechada <= '1'; -- Ativa o sensor de porta fechada.</pre>
assert motor_fechar='0' report "C5: FALHA - Nao desligou motor em FECHADA" severity error;
-- CENÁRIO 6: Testa a transição ABERTA -> FECHANDO por comando manual.
sensor <= '1'; wait for 10 ms; sensor <= '0';</pre>
wait for 50 ms;
fim_curso_fechada <= '0';</pre>
wait for 150 ms;
fim_curso_aberta <= '1';</pre>
wait for 10 ms; -- Confirma que está no estado ABERTA (motores desligados).
fechar_manual <= '1'; wait for 5 ms; -- Simula um pulso no botão.
fechar_manual <= '0';</pre>
wait for 10 ms;
assert motor fechar='1' report "C6: FALHA - Fechamento manual nao iniciou" severity error;
-- Finaliza o ciclo de fechamento para os próximos testes.
wait for 300 ms:
fim_curso_aberta <= '0'; fim_curso_fechada <= '1';</pre>
wait for 10 ms:
report "C7a: Timeout de seguranca em ABRINDO";
sensor <= '1'; wait for 10 ms; sensor <= '0';</pre>
fim_curso_fechada <= '0';</pre>
wait for 2100 ms:
assert (motor_abrir='0' and motor_fechar='0') report "C7a: FALHA - Timeout de ABRINDO nao desligou o motor"
-- Parte B: Timeout durante o fechamento.
fechar_manual <= '1'; wait for 5 ms; fechar_manual <= '0';</pre>
wait for 2100 ms;
```

```
assert motor_fechar='0' report "C7b: FALHA - Timeout de FECHANDO nao desligou o motor" severity error;

fim_curso_fechada <= '1'; -- Restaura a condição inicial para o fim da simulação.

report "=== FIM: Todos os cenarios foram executados com sucesso ===";

wait; -- Pausa a simulação indefinidamente.
end process;
end architecture;
```

Comandos para compilar e gerar a simulação

```
# ------
# SCRIPT DE SIMULAÇÃO PARA A PORTA AUTOMÁTICA USANDO GHDL
# ------
# Este script demonstra o fluxo de trabalho completo para compilar,
# executar e visualizar a simulação de um projeto VHDL.
# FLUXO 1: Simulação do Testbench Rápido (tb porta automatica fast.vhd)
# PASSO 1: Limpeza do Diretório de Compilação
# O comando '--clean' remove todos os arquivos intermediários gerados
# pelo GHDL em compilações anteriores. É uma boa prática para
# garantir que o projeto será reconstruído do zero com os arquivos mais recentes.
ghdl --clean
# PASSO 2: Análise (Compilação) dos Arquivos VHDL
# O comando '-a' (analisar) compila os arquivos VHDL, verifica a sintaxe e cria
# os arquivos de biblioteca necessários. A ordem é importante:
# a entidade (porta_automatica_fsm) deve ser compilada antes do testbench
# que a utiliza.
ghdl -a porta_automatica_fsm.vhd
ghdl -a tb_porta_automatica_fast.vhd
# PASSO 3: Elaboração do Modelo de Simulação
# O comando '-e' (elaborar) constrói o modelo de simulação executável
# a partir da entidade de topo, que geralmente é o testbench.
ghdl -e tb_porta_automatica_fast
# PASSO 4: Execução da Simulação
# O comando '-r' (run) executa o modelo de simulação elaborado.
# --wave=waveform.ghw : Gera um arquivo de formas de onda no formato GHW.
# --stop-time=8000ms : Define o tempo máximo que a simulação irá rodar (8 segundos).
ghdl -r tb_porta_automatica_fast --wave=waveform.ghw --stop-time=8000ms
# PASSO 5: Visualização dos Resultados
# O comando 'gtkwave' abre a ferramenta de visualização de formas de onda
# para analisar o arquivo 'waveform.ghw' gerado no passo anterior.
```

4) Validar os tempos T_ABERTA, T_ABRINDO e T_FECHANDO na simulação.

Relatório de Validação da Simulação: FSM Porta Automática

Para fins de verificação funcional, os parâmetros de tempo da simulação foram deliberadamente reduzidos, não refletindo o comportamento do sistema em tempo real. Essa estratégia permite testar todos os cenários de forma rápida e eficiente.

Arquivos Sob Teste:

- porta_automatica_fsm.vhd
- tb_porta_automatica_fast.vhd

4.1) Objetivo

O objetivo deste relatório é documentar e validar o comportamento funcional da Máquina de Estados Finitos (FSM) porta_automatica_fsm. A validação foi realizada através de um testbench (tb_porta_automatica_fast.vhd) projetado para cobrir todas as regras de transição, incluindo cenários de operação normal, casos especiais e timeouts de segurança.

4.2) Configuração da Simulação

A simulação foi configurada para execução rápida, permitindo a verificação de toda a lógica em um curto espaço de tempo. Os seguintes parâmetros foram utilizados na instanciação do componente:

- Frequência de Clock (G_CLK_FREQ): 1000 Hz (Período de 1 ms)
- Tempo de Porta Aberta (G_T_ABERTA_MS): 1000 ms (1 segundo)
- Timeout de Segurança (G_T_TIMEOUT_S): 2 segundos

4.3) Análise dos Cenários de Teste

O testbench foi estruturado em 7 cenários distintos, cada um validando uma ou mais regras de transição. Todos os cenários foram executados e validados com sucesso.

Cenário 1: Transição FECHADA → ABRINDO

- o Estímulo: Um pulso foi aplicado ao sinal sensor.
- Resultado: A FSM transitou para o estado ABRINDO e ativou a saída motor_abrir. O comportamento foi confirmado pela asserção assert motor_abrir = '1'.
- Status: VALIDADO.

Cenário 2: Transição ABRINDO → ABERTA

- Estímulo: Após um tempo no estado ABRINDO, um pulso foi aplicado ao sinal fim_curso_aberta.
- Resultado: A FSM transitou para o estado ABERTA, desativando ambos os motores. O comportamento foi confirmado pela asserção assert (motor_abrir='0' and motor_fechar='0').
- Status: VALIDADO.

Cenário 3: Reinício do Temporizador em ABERTA

o Estímulo: Com a FSM no estado ABERTA por 400 ms, um pulso foi aplicado

no sensor para simular uma nova presença.

o Resultado: O testbench esperou por 700 ms (um tempo insuficiente para

o fechamento caso o timer não tivesse reiniciado) e a asserção assert

motor_fechar='0' confirmou que a porta não iniciou o fechamento

prematuramente.

Status: VALIDADO.

Cenário 4: Transição ABERTA → FECHANDO por Tempo Expirado

Estímulo: O testbench aguardou o tempo total de T_ABERTA (1000 ms)

expirar após o reinício do Cenário 3.

Resultado: A FSM transitou para o estado FECHANDO e ativou a saída

motor fechar. O comportamento foi confirmado pela asserção assert

motor_fechar='1'.

Status: VALIDADO.

Cenário 5: Transição FECHANDO → FECHADA

Estímulo: Com a FSM no estado FECHANDO, um pulso foi aplicado ao

sinal fim_curso_fechada.

Resultado: A FSM retornou ao estado FECHADA, desativando o

motor_fechar. O comportamento foi confirmado pela asserção assert

motor_fechar='0'.

Status: VALIDADO.

Cenário 6: Fechamento Manual a partir de ABERTA

o Estímulo: Com a FSM no estado ABERTA, um pulso foi aplicado ao sinal

fechar_manual.

o Resultado: A FSM transitou imediatamente para FECHANDO, ignorando o

temporizador T_ABERTA. A asserção assert motor_fechar='1' validou a

resposta rápida ao comando manual.

Status: VALIDADO.

- Cenário 7: Validação dos Timeouts de Segurança
 - Estímulo (Timeout de Abertura): A FSM foi levada ao estado ABRINDO e o sinal fim_curso_aberta nunca foi ativado. O testbench aguardou 2100 ms.
 - Resultado: A FSM transitou para ABERTA via timeout, desligando os motores. A asserção assert (motor_abrir='0' and motor_fechar='0') validou esta transição de segurança.
 - Estímulo (Timeout de Fechamento): A FSM foi levada ao estado FECHANDO e o sinal fim_curso_fechada nunca foi ativado. O testbench aguardou 2100 ms.
 - Resultado: A FSM transitou para FECHADA via timeout, desligando o motor_fechar. A asserção assert motor_fechar='0' validou esta transição de segurança.
 - Status: VALIDADO.

4. Conclusão Geral

A Máquina de Estados Finitos porta_automatica_fsm passou com sucesso em todos os 7 cenários de teste definidos no testbench de cobertura. A lógica se mostrou robusta, segura e em total conformidade com as especificações do projeto. As correções de design, como o uso de contadores separados e resets explícitos, garantiram um comportamento previsível e livre de erros.

O projeto é considerado funcionalmente correto e validado.

