Εργαστήριο: 7-Segment Display

Όνομα: Μάνος Γεωργουδάκης

ΑΜ: TH20550

Βίντεο λειτουργίας: https://drive.google.com/file/d/1rlSCfuRA5JLRw1zzB_hT9DEY7awJo2z0/view?usp=sharing

6. Χώρος στο FPGA (XC3S200)

Πόρος	Χρήση	Ποσοστό
Occupied Slices	42 / 1920	2%
Slice Flip Flops	30 / 3840	1%
4-input LUTs	80 / 3840	2%
Bonded IOBs	22 / 173	12%

Τα 30 flip flops είναι 26 bit για τον μετρητή καθυστέρησης και 4 bit για τον μετρητή της οθόνης.

7. Μέγιστη συχνότητα

Ελάχιστη περίοδος 6,751 ns, άρα μέγιστη συχνότητα περίπου **148,1 MHz** (Post-PAR Static Timing Report). Το ρολόι της πλακέτας είναι 50 MHz.

Το όριο το βάζει η πιο αργή διαδρομή του κυκλώματος, γιατί το σήμα πρέπει να την ολοκληρώνει μέσα σε έναν κύκλο ρολογιού.

Οι τιμές των ερωτημάτων 6 και 7 αφορούν το τελικό κύκλωμα, με τις αλλαγές των ερωτημάτων 8 και 9.

8. Εμφάνιση και των 4 ψηφίων

Τα 7-segment display είναι active-low, οπότε με `an <= "0000"` φαίνονται και τα 4 ψηφία.

9. Έλεγχος με διακόπτες

- Οι διακόπτες `sw(3:0)` επιλέγουν ποια ψηφία ανάβουν.
- Οι διακόπτες `sw(7:4)` ορίζουν μέχρι ποιο νούμερο μετράει ο μετρητής.

Ο μετρητής πήρε μια νέα είσοδο για το όριο. Σε κάθε βήμα συγκρίνει την τιμή του με το όριο: αν το έχει φτάσει γυρίζει στο 0, αλλιώς αυξάνεται κατά 1. Για παράδειγμα, με `1001` μετράει 0-9.