

# Министерство науки и высшего образования Российской Федерации Федеральное государственное бюджетное образовательное учреждение

## высшего образования

# «Московский государственный технический университет имени Н.Э. Баумана

(национальный исследовательский университет)» (МГТУ им. Н.Э. Баумана)

#### ФАКУЛЬТЕТ ИНФОРМАТИКА И СИСТЕМЫ УПРАВЛЕНИЯ

КАФЕДРА КОМПЬЮТЕРНЫЕ СИСТЕМЫ И СЕТИ (ИУ6)

Дисциплина: Архитектура ЭВМ

НАПРАВЛЕНИЕ ПОДГОТОВКИ **09.03.04 ПРОГРАММНОЕ ОБЕСПЕЧЕНИЕ ЭВМ И ИНФОРМАЦИОННЫЕ ТЕХНОЛОГИИ.** (ИУ7)

#### ОТЧЕТ

по лабораторной работе № 1

Проектирование систем на кристалле на основе ПЛИС

Студент	ИУ7-56Б		Мансуров В. М.
	(Группа)	(Подпись, дата)	(И.О. Фамилия)
Преподаватель			Ибрагимов С.В.
		(Подпись, дата)	(И.О. Фамилия)

**Цель работы:** Изучение основ построения микропроцессорных систем на ПЛИС. В ходе работы студенты ознакомятся с принципами построения систем на кристалле (СНК) на основе ПЛИС, получат навыки проектирования СНК в САПР Altera Quartus II, выполнят проектирование и верификацию системы с использованием отладочного комплекта Altera DE1Board.

Функциональная схема разрабатываемой системы на кристалле. Текстовые пояснения к схеме.




Рисунок 2 — Функциональная схема разрабатываемой системы на кристалле.


Система на кристалле состоит из следующих блоков:

- Микропроцессорное ядро Nios II/е выполняет функции управления системой.
- Внутренняя оперативная память СНК, используемая для хранения программы управления и данных.
- Системная шина Avalon обеспечивает связность всех компонентов системы.
- Блок синхронизации и сброса обеспечивает обработку входных сигналов сброса и синхронизации и распределение их в системе. Внутренний сигнал сброса синхронизирован и имеет необходимую для системы длительность.
- Блок идентификации версии проекта обеспечивает хранение и выдачу уникального идентификатора версии, который используется программой управления при инициализации системы.
- Контроллер UART обеспечивает прием и передачу информации по интерфейсу RS232.


#### Модуль в QSYS

- 1. Был создан новый модуль QSYS
- 2. Установлена частота внешнего сигнала синхронизации 50 000 000 Гц
- 3. Добавлен в проект модуль синхронизируемого микропроцессорного ядра Nios2
- 4. Добавлен в проект модуль ОЗУ программ и данных
- 5. Добавлены компоненты Avalon System ID, Avalon UART
- 6. Создана сеть синхронизации и сброса системы
- 7. Сигналы ТХ и RX экспортированы во внешние порты
- 8. Назначены базовые адреса устройств


Итог выполненных действий показан на следующих рисунках.



Модуль QSYS



#### Таблица распределения адресов



Pin Planner

#### Создание проекта Nios2

В файл hello\_world\_small.c был добавлен код эхо-программы приемапередачи по интерфейсу RS232, представленный на следующем листинге.

```
#include "sys/alt_stdio.h"
int main()
{
    char ch;
    alt_putstr("Hello from System on Chip\n");
    alt_putstr("Send any character\n");

/* Event loop never exits. */
while (1) {
    ch=alt_getchar();
    alt_putchar(ch);
}


return 0;
}
```

Также был создан образ ОС HAL с драйверами устройств, используемых в аппаратном проекте.

После успешной сборки и выполнения код программы был доработан: были добавлены строки, передающие по UART значение SystemID в виде четырех байт символов в ASCII формате. Дальше вставлен листинг с доработкой.

```
#include "sys/alt stdio.h"
int main()
   int text = IORD ALTERA AVALON SYSID QSYS ID(SYSID QSYS 0 BASE);
   char ch, sym, i;
   alt putstr("Hello from System on Chip\n");
   alt putstr("Send any character\n");
   buffer = text;
   i = 0;
   while(i < 8) {
       sym = buffer % 16;
       if (sym % 16) {
           alt putchar(sym + '0');
       } else {
           alt putchar(sym - 10 + 'A');
       buffer = buffer / 16;
    }
   /* Event loop never exits. */
// while (1) {
// ch=alt_getchar();
//
   alt_putchar(ch);
//
    return 0;
```

Результат выполнения программы показан на следующем рисунке.



### Вывод:

В ходе данной лабораторной работы были изучены основы построения микропроцессорных систем на ПЛИС, получены навыки проектирования СНК в САПР Altera Quartus II, также были выполнены проектирование и верификация системы с использованием отладочного комплекта Altera DE1Board.